src/vendorcode/amd/agesa/f15/Proc/Mem/Main/C32/mmflowC32.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mmflowC32.c
   6  *
   7  * Main Memory initialization sequence for C32
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Main/C32)
  12  * @e \$Revision: 56279 $ @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45
  46 /*
  47  *----------------------------------------------------------------------------
  48  *                                MODULES USED
  49  *
  50  *----------------------------------------------------------------------------
  51  */
  52
  53
  54
  55 #include "AGESA.h"
  56 #include "Ids.h"
  57 #include "OptionMemory.h"
  58 #include "mm.h"
  59 #include "mn.h"
  60 #include "mnc32.h"
  61 #include "mt.h"
  62 #include "cpuFamilyTranslation.h"
  63 #include "Filecode.h"
  64 #include "GeneralServices.h"
  65 CODE_GROUP (G1_PEICC)
  66 RDATA_GROUP (G2_PEI)
  67
  68 #define FILECODE PROC_MEM_MAIN_C32_MMFLOWC32_FILECODE
  69 /* features */
  70 #include "mftds.h"
  71
  72 extern MEM_FEAT_BLOCK_MAIN MemFeatMain;
  73
  74 /*----------------------------------------------------------------------------
  75  *                          DEFINITIONS AND MACROS
  76  *
  77  *----------------------------------------------------------------------------
  78  */
  79
  80 /*----------------------------------------------------------------------------
  81  *                           TYPEDEFS AND STRUCTURES
  82  *
  83  *----------------------------------------------------------------------------
  84  */
  85
  86 /*----------------------------------------------------------------------------
  87  *                        PROTOTYPES OF LOCAL FUNCTIONS
  88  *
  89  *----------------------------------------------------------------------------
  90  */
  91
  92 AGESA_STATUS
  93 MemMFlowC32 (
  94   IN OUT   MEM_MAIN_DATA_BLOCK *MemMainPtr
  95   );
  96
  97 /*----------------------------------------------------------------------------
  98  *                            EXPORTED FUNCTIONS
  99  *
 100  *----------------------------------------------------------------------------
 101  */
 102 /* -----------------------------------------------------------------------------*/
 103 /**
 104  *
 105  *
 106  *      This function defines the memory initialization flow for
 107  *      systems that only support C32 processors.
 108  *
 109  *     @param[in,out]   *MemMainPtr   - Pointer to the MEM_MAIN_DATA_BLOCK
 110  *
 111  *     @return          AGESA_STATUS
 112  *                          - AGESA_ALERT
 113  *                          - AGESA_FATAL
 114  *                          - AGESA_SUCCESS
 115  *                          - AGESA_WARNING
 116  */
 117 AGESA_STATUS
 118 MemMFlowC32 (
 119   IN OUT   MEM_MAIN_DATA_BLOCK *MemMainPtr
 120   )
 121 {
 122   UINT8   Node;
 123   UINT8   NodeCnt;
 124   MEM_NB_BLOCK  *NBPtr;
 125   MEM_TECH_BLOCK *TechPtr;
 126   MEM_DATA_STRUCT *MemPtr;
 127
 128   NBPtr = MemMainPtr->NBPtr;
 129   TechPtr = MemMainPtr->TechPtr;
 130   NodeCnt = MemMainPtr->DieCount;
 131   MemPtr = MemMainPtr->MemPtr;
 132
 133   GetLogicalIdOfSocket (MemPtr->DiesPerSystem[BSP_DIE].SocketId, &(MemPtr->DiesPerSystem[BSP_DIE].LogicalCpuid), &(MemPtr->StdHeader));
 134   if (!MemNIsIdSupportedC32 (NBPtr, &(MemPtr->DiesPerSystem[BSP_DIE].LogicalCpuid))) {
 135     MemPtr->IsFlowControlSupported = FALSE;
 136     return AGESA_FATAL;
 137   } else {
 138     MemPtr->IsFlowControlSupported = TRUE;
 139   }
 140
 141   for (Node = 0; Node < NodeCnt; Node++) {
 142     MemFInitTableDrive (&NBPtr[Node], MTBeforeInitializeMCT);
 143   }
 144
 145   //----------------------------------------------------------------
 146   // Initialize MCT
 147   //----------------------------------------------------------------
 148   AGESA_TESTPOINT (TpProcMemInitializeMCT, &(MemMainPtr->MemPtr->StdHeader));
 149   for (Node = 0; Node < NodeCnt; Node++) {
 150     if (!NBPtr[Node].InitializeMCT (&NBPtr[Node])) {
 151       return AGESA_FATAL;
 152     }
 153   }
 154
 155   //----------------------------------------------------------------
 156   // Low voltage DDR3
 157   //----------------------------------------------------------------
 158   // Levelize DDR3 voltage based on socket, as each socket has its own voltage for dimms.
 159   AGESA_TESTPOINT (TpProcMemLvDdr3, &(MemMainPtr->MemPtr->StdHeader));
 160   if (!MemFeatMain.LvDDR3 (MemMainPtr)) {
 161     return AGESA_FATAL;
 162   }
 163
 164   //----------------------------------------------------------------
 165   // Initialize DRAM and DCTs, and Create Memory Map
 166   //----------------------------------------------------------------
 167   AGESA_TESTPOINT (TpProcMemInitMCT, &(MemMainPtr->MemPtr->StdHeader));
 168   for (Node = 0; Node < NodeCnt; Node++) {
 169     // Initialize Memory Controller and Dram
 170     IDS_HDT_CONSOLE (MEM_STATUS, "Node %d\n", Node);
 171     if (!NBPtr[Node].InitMCT (&NBPtr[Node])) {
 172       return AGESA_FATAL; //fatalexit
 173     }
 174
 175     // Create memory map
 176     AGESA_TESTPOINT (TpProcMemSystemMemoryMapping, &(MemMainPtr->MemPtr->StdHeader));
 177     if (!NBPtr[Node].HtMemMapInit (&NBPtr[Node])) {
 178       return AGESA_FATAL;
 179     }
 180   }
 181
 182   //----------------------------------------------------
 183   // If there is no dimm on the system, do fatal exit
 184   //----------------------------------------------------
 185   if (NBPtr[BSP_DIE].RefPtr->SysLimit == 0) {
 186     PutEventLog (AGESA_FATAL, MEM_ERROR_NO_DIMM_FOUND_ON_SYSTEM, 0, 0, 0, 0, &(MemMainPtr->MemPtr->StdHeader));
 187     ASSERT (FALSE);
 188     return AGESA_FATAL;
 189   }
 190
 191   //----------------------------------------------------------------
 192   // Synchronize DCTs
 193   //----------------------------------------------------------------
 194   AGESA_TESTPOINT (TpProcMemSynchronizeDcts, &(MemMainPtr->MemPtr->StdHeader));
 195   for (Node = 0; Node < NodeCnt; Node++) {
 196     if (!NBPtr[Node].SyncDctsReady (&NBPtr[Node])) {
 197       return AGESA_FATAL;
 198     }
 199   }
 200
 201   //----------------------------------------------------------------
 202   // CpuMemTyping
 203   //----------------------------------------------------------------
 204   AGESA_TESTPOINT (TpProcMemMtrrConfiguration, &(MemMainPtr->MemPtr->StdHeader));
 205   if (!NBPtr[BSP_DIE].CpuMemTyping (&NBPtr[BSP_DIE])) {
 206     return AGESA_FATAL;
 207   }
 208
 209   //----------------------------------------------------------------
 210   // Before Training Table values
 211   //----------------------------------------------------------------
 212   for (Node = 0; Node < NodeCnt; Node++) {
 213     MemFInitTableDrive (&NBPtr[Node], MTBeforeTrn);
 214   }
 215
 216   //----------------------------------------------------------------
 217   // Memory Context Restore
 218   //----------------------------------------------------------------
 219   if (!MemFeatMain.MemRestore (MemMainPtr)) {
 220     // Do DQS training only if memory context restore fails
 221
 222     //----------------------------------------------------------------
 223     // Training
 224     //----------------------------------------------------------------
 225     MemMainPtr->mmSharedPtr->DimmExcludeFlag = TRAINING;
 226     AGESA_TESTPOINT (TpProcMemDramTraining, &(MemMainPtr->MemPtr->StdHeader));
 227     IDS_SKIP_HOOK (IDS_BEFORE_DQS_TRAINING, MemMainPtr, &(MemMainPtr->MemPtr->StdHeader)) {
 228       if (!MemFeatMain.Training (MemMainPtr)) {
 229         return AGESA_FATAL;
 230       }
 231     }
 232     IDS_HDT_CONSOLE (MEM_FLOW, "\nEnd DQS training\n\n");
 233   }
 234
 235   //----------------------------------------------------------------
 236   // Disable chipselects that fail training
 237   //----------------------------------------------------------------
 238   MemMainPtr->mmSharedPtr->DimmExcludeFlag = END_TRAINING;
 239   MemFeatMain.ExcludeDIMM (MemMainPtr);
 240   MemMainPtr->mmSharedPtr->DimmExcludeFlag = NORMAL;
 241
 242   //----------------------------------------------------------------
 243   // OtherTiming
 244   //----------------------------------------------------------------
 245   AGESA_TESTPOINT (TpProcMemOtherTiming, &(MemMainPtr->MemPtr->StdHeader));
 246   for (Node = 0; Node < NodeCnt; Node++) {
 247     if (!NBPtr[Node].OtherTiming (&NBPtr[Node])) {
 248       return AGESA_FATAL;
 249     }
 250   }
 251
 252   //----------------------------------------------------------------
 253   // After Training Table values
 254   //----------------------------------------------------------------
 255   for (Node = 0; Node < NodeCnt; Node++) {
 256     MemFInitTableDrive (&NBPtr[Node], MTAfterTrn);
 257   }
 258
 259   //----------------------------------------------------------------
 260   // SetDqsEccTimings
 261   //----------------------------------------------------------------
 262   AGESA_TESTPOINT (TpProcMemSetDqsEccTmgs, &(MemMainPtr->MemPtr->StdHeader));
 263   for (Node = 0; Node < NodeCnt; Node++) {
 264     if (!TechPtr[Node].SetDqsEccTmgs (&TechPtr[Node])) {
 265       return AGESA_FATAL;
 266     }
 267   }
 268
 269   //----------------------------------------------------------------
 270   // Online Spare
 271   //----------------------------------------------------------------
 272   if (!MemFeatMain.OnlineSpare (MemMainPtr)) {
 273     return AGESA_FATAL;
 274   }
 275
 276   //----------------------------------------------------------------
 277   // Interleave banks
 278   //----------------------------------------------------------------
 279   for (Node = 0; Node < NodeCnt; Node++) {
 280     if (NBPtr[Node].FeatPtr->InterleaveBanks (&NBPtr[Node])) {
 281       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 282         return AGESA_FATAL;
 283       }
 284     }
 285   }
 286
 287   //----------------------------------------------------------------
 288   // Interleave Nodes
 289   //----------------------------------------------------------------
 290   if (!MemFeatMain.InterleaveNodes (MemMainPtr)) {
 291     return AGESA_FATAL;
 292   }
 293
 294   //----------------------------------------------------------------
 295   // Interleave channels
 296   //----------------------------------------------------------------
 297   for (Node = 0; Node < NodeCnt; Node++) {
 298     if (NBPtr[Node].FeatPtr->InterleaveChannels (&NBPtr[Node])) {
 299       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 300         return AGESA_FATAL;
 301       }
 302     }
 303   }
 304
 305   //----------------------------------------------------------------
 306   // After Programming Interleave registers
 307   //----------------------------------------------------------------
 308   for (Node = 0; Node < NodeCnt; Node++) {
 309     MemFInitTableDrive (&NBPtr[Node], MTAfterInterleave);
 310   }
 311
 312   //----------------------------------------------------------------
 313   // UMA Allocation & UMAMemTyping
 314   //----------------------------------------------------------------
 315   AGESA_TESTPOINT (TpProcMemUMAMemTyping, &(MemMainPtr->MemPtr->StdHeader));
 316   if (!MemFeatMain.UmaAllocation (MemMainPtr)) {
 317     return AGESA_FATAL;
 318   }
 319
 320   // ECC
 321   //----------------------------------------------------------------
 322   if (!MemFeatMain.InitEcc (MemMainPtr)) {
 323     return AGESA_FATAL;
 324   }
 325
 326   //----------------------------------------------------------------
 327   // Memory Clear
 328   //----------------------------------------------------------------
 329   AGESA_TESTPOINT (TpProcMemMemClr, &(MemMainPtr->MemPtr->StdHeader));
 330   if (!MemFeatMain.MemClr (MemMainPtr)) {
 331     return AGESA_FATAL;
 332   }
 333
 334   //----------------------------------------------------------------
 335   // OnDimm Thermal
 336   //----------------------------------------------------------------
 337   for (Node = 0; Node < NodeCnt; Node++) {
 338     if (NBPtr[Node].FeatPtr->OnDimmThermal (&NBPtr[Node])) {
 339       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 340         return AGESA_FATAL;
 341       }
 342     }
 343   }
 344
 345   //----------------------------------------------------------------
 346   // Finalize MCT
 347   //----------------------------------------------------------------
 348   for (Node = 0; Node < NodeCnt; Node++) {
 349     if (!NBPtr[Node].FinalizeMCT (&NBPtr[Node])) {
 350       return AGESA_FATAL;
 351     }
 352   }
 353
 354   //----------------------------------------------------------------
 355   // After Finalize MCT
 356   //----------------------------------------------------------------
 357   for (Node = 0; Node < NodeCnt; Node++) {
 358     MemFInitTableDrive (&NBPtr[Node], MTAfterFinalizeMCT);
 359   }
 360
 361   //----------------------------------------------------------------
 362   // Memory Context Save
 363   //----------------------------------------------------------------
 364   MemFeatMain.MemSave (MemMainPtr);
 365
 366   //----------------------------------------------------------------
 367   // Memory DMI support
 368   //----------------------------------------------------------------
 369   if (!MemFeatMain.MemDmi (MemMainPtr)) {
 370     return AGESA_CRITICAL;
 371   }
 372
 373   return AGESA_SUCCESS;
 374 }
 375
 376 /*----------------------------------------------------------------------------
 377  *                              LOCAL FUNCTIONS
 378  *
 379  *----------------------------------------------------------------------------
 380  */