src/vendorcode/amd/agesa/f15/Proc/CPU/Family/0x10/cpuF10PowerMgmtSystemTables.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * AMD Family_10 Power Management related stuff
   6  *
   7  * @xrefitem bom "File Content Label" "Release Content"
   8  * @e project:      AGESA
   9  * @e sub-project:  CPU
  10  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  11  *
  12  */
  13 /*
  14  ******************************************************************************
  15  *
  16  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  17  * All rights reserved.
  18  *
  19  * Redistribution and use in source and binary forms, with or without
  20  * modification, are permitted provided that the following conditions are met:
  21  *     * Redistributions of source code must retain the above copyright
  22  *       notice, this list of conditions and the following disclaimer.
  23  *     * Redistributions in binary form must reproduce the above copyright
  24  *       notice, this list of conditions and the following disclaimer in the
  25  *       documentation and/or other materials provided with the distribution.
  26  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  27  *       its contributors may be used to endorse or promote products derived
  28  *       from this software without specific prior written permission.
  29  *
  30  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  31  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  32  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  33  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  34  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  35  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  36  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  37  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  38  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  39  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  ******************************************************************************
  42  */
  43
  44 /*----------------------------------------------------------------------------------------
  45  *                             M O D U L E S    U S E D
  46  *----------------------------------------------------------------------------------------
  47  */
  48 #include "AGESA.h"
  49 #include "Ids.h"
  50 #include "cpuRegisters.h"
  51 #include "cpuApicUtilities.h"
  52 #include "cpuFamilyTranslation.h"
  53 #include "cpuPowerMgmtSystemTables.h"
  54 #include "cpuF10EarlyInit.h"
  55 #include "cpuF10SoftwareThermal.h"
  56 #include "cpuF10PowerPlane.h"
  57 #include "cpuF10PowerCheck.h"
  58 #include "F10PmNbCofVidInit.h"
  59 #include "F10PmNbPstateInit.h"
  60 #include "F10PmAsymBoostInit.h"
  61 #include "F10PmDualPlaneOnlySupport.h"
  62 #include "Filecode.h"
  63 CODE_GROUP (G1_PEICC)
  64 RDATA_GROUP (G2_PEI)
  65
  66 #define FILECODE PROC_CPU_FAMILY_0X10_CPUF10POWERMGMTSYSTEMTABLES_FILECODE
  67
  68 /*----------------------------------------------------------------------------------------
  69  *                   D E F I N I T I O N S    A N D    M A C R O S
  70  *----------------------------------------------------------------------------------------
  71  */
  72
  73 /*----------------------------------------------------------------------------------------
  74  *                  T Y P E D E F S     A N D     S T R U C T U R E S
  75  *----------------------------------------------------------------------------------------
  76  */
  77
  78 /*----------------------------------------------------------------------------------------
  79  *           P R O T O T Y P E S     O F     L O C A L     F U N C T I O N S
  80  *----------------------------------------------------------------------------------------
  81  */
  82
  83 VOID
  84 GetF10SysPmTable (
  85   IN       CPU_SPECIFIC_SERVICES *FamilySpecificServices,
  86      OUT   CONST VOID **SysPmTblPtr,
  87      OUT   UINT8 *NumberOfElements,
  88   IN       AMD_CONFIG_PARAMS *StdHeader
  89   );
  90
  91 /*----------------------------------------------------------------------------------------
  92  *                          E X P O R T E D    F U N C T I O N S
  93  *----------------------------------------------------------------------------------------
  94  */
  95
  96 /*  Family 10h Only Table */
  97 /* ---------------------- */
  98 CONST SYS_PM_TBL_STEP ROMDATA CpuF10SysPmTableArray[] =
  99 {
 100   IDS_INITIAL_F10_PM_STEP
 101
 102   // Step 1 - Configure F3x[84:80].  Handled by PCI register table.
 103   // Step 2 - Configure Northbridge COF and VID.
 104   //   Execute both cold & warm
 105   {
 106     0,
 107     F10PmNbCofVidInit
 108   },
 109
 110   // Step 3 - Dual-plane Only Support.
 111    {
 112     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 113     F10PmDualPlaneOnlySupport
 114   },
 115
 116   // Step 4 - Asymmetric Boost.
 117   //   Execute only after warm reset
 118   {
 119     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 120     F10PmAsymBoostInit
 121   },
 122
 123   // Step 5 - Configure Nb-Pstates.
 124   //   Execute only after warm reset
 125   {
 126     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 127     F10PmNbPstateInit
 128   },
 129   // Step 6 - Power Plane Initialization
 130   //   Execute both cold & warm
 131   {
 132     0,                                                // ExeFlags
 133     F10CpuAmdPmPwrPlaneInit                           // Function Pointer
 134   },
 135
 136   // Step 7 - Pmin Transition After Reset
 137   //   Execute only after warm reset
 138   {
 139     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 140     F10PmAfterReset                             // Function Pointer
 141   },
 142
 143   // Step 8 - Current Delivery Check
 144   //   Execute only after warm reset
 145   {
 146     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 147     F10PmPwrCheck                               // Function Pointer
 148   },
 149
 150   // Step x - Software Thermal Control Init
 151   //   Execute only after warm reset
 152   {
 153     PM_EXEFLAGS_WARM_ONLY,                            // ExeFlags
 154     F10PmThermalInit                            // Function Pointer
 155   },
 156 };
 157
 158
 159 /*---------------------------------------------------------------------------------------*/
 160 /**
 161  *  Returns the appropriate table of steps to perform to initialize the power management
 162  *  subsystem.
 163  *
 164  *  @CpuServiceMethod{::F_CPU_GET_FAMILY_SPECIFIC_ARRAY}.
 165  *
 166  *  @param[in]   FamilySpecificServices   The current Family Specific Services.
 167  *  @param[out]  SysPmTblPtr              Points to the first entry in the table.
 168  *  @param[out]  NumberOfElements         Number of valid entries in the table.
 169  *  @param[in]   StdHeader                Header for library and services.
 170  *
 171  */
 172 VOID
 173 GetF10SysPmTable (
 174   IN       CPU_SPECIFIC_SERVICES *FamilySpecificServices,
 175      OUT   CONST VOID **SysPmTblPtr,
 176      OUT   UINT8 *NumberOfElements,
 177   IN       AMD_CONFIG_PARAMS *StdHeader
 178   )
 179 {
 180   *NumberOfElements = (sizeof (CpuF10SysPmTableArray) / sizeof (SYS_PM_TBL_STEP));
 181   *SysPmTblPtr = CpuF10SysPmTableArray;
 182 }