src/vendorcode/amd/agesa/f15/Proc/CPU/Family/0x10/RevC/DA/F10DaPciTables.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * AMD Family_10 DA PCI tables with values as defined in BKDG
   6  *
   7  * @xrefitem bom "File Content Label" "Release Content"
   8  * @e project:      AGESA
   9  * @e sub-project:  CPU/FAMILY/0x10
  10  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  11  *
  12  */
  13 /*
  14  ******************************************************************************
  15  *
  16  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  17  * All rights reserved.
  18  *
  19  * Redistribution and use in source and binary forms, with or without
  20  * modification, are permitted provided that the following conditions are met:
  21  *     * Redistributions of source code must retain the above copyright
  22  *       notice, this list of conditions and the following disclaimer.
  23  *     * Redistributions in binary form must reproduce the above copyright
  24  *       notice, this list of conditions and the following disclaimer in the
  25  *       documentation and/or other materials provided with the distribution.
  26  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  27  *       its contributors may be used to endorse or promote products derived
  28  *       from this software without specific prior written permission.
  29  *
  30  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  31  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  32  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  33  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  34  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  35  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  36  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  37  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  38  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  39  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  ******************************************************************************
  42  */
  43
  44 /*----------------------------------------------------------------------------------------
  45  *                             M O D U L E S    U S E D
  46  *----------------------------------------------------------------------------------------
  47  */
  48 #include "AGESA.h"
  49 #include "cpuRegisters.h"
  50 #include "Table.h"
  51 #include "F10PackageType.h"
  52 #include "Filecode.h"
  53 CODE_GROUP (G1_PEICC)
  54 RDATA_GROUP (G2_PEI)
  55
  56 #define FILECODE PROC_CPU_FAMILY_0X10_REVC_DA_F10DAPCITABLES_FILECODE
  57
  58 /*----------------------------------------------------------------------------------------
  59  *                   D E F I N I T I O N S    A N D    M A C R O S
  60  *----------------------------------------------------------------------------------------
  61  */
  62
  63 /*----------------------------------------------------------------------------------------
  64  *                  T Y P E D E F S     A N D     S T R U C T U R E S
  65  *----------------------------------------------------------------------------------------
  66  */
  67
  68 /*----------------------------------------------------------------------------------------
  69  *           P R O T O T Y P E S     O F     L O C A L     F U N C T I O N S
  70  *----------------------------------------------------------------------------------------
  71  */
  72
  73 /*----------------------------------------------------------------------------------------
  74  *                          E X P O R T E D    F U N C T I O N S
  75  *----------------------------------------------------------------------------------------
  76  */
  77
  78 //  P C I    T a b l e s
  79 // ----------------------
  80
  81 STATIC CONST TABLE_ENTRY_FIELDS ROMDATA F10DaPciRegisters[] =
  82 {
  83 // F0x16C - Link Global Extended Control Register
  84 // bit[7:6] InLnSt = 0x01
  85   {
  86     PciRegister,
  87     {
  88       AMD_FAMILY_10,                      // CpuFamily
  89       AMD_F10_DA_ALL                      // CpuRevision
  90     },
  91     {AMD_PF_SINGLE_LINK},                // platformFeatures
  92     {{
  93       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x16C), // Address
  94       0x00000040,                           // regData
  95       0x000000C0,                           // regMask
  96     }}
  97   },
  98 // F0x16C - Link Global Extended Control Register
  99 // bit[15:13] ForceFullT0 = 6
 100 // bit[9] RXCalEn = 1
 101 // bit[5:0] T0Time = 0x26
 102   {
 103     PciRegister,
 104     {
 105       AMD_FAMILY_10,                      // CpuFamily
 106       AMD_F10_DA_ALL                      // CpuRevision
 107     },
 108     {AMD_PF_SINGLE_LINK},                   // platformFeatures
 109     {{
 110       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x16C), // Address
 111       0x0000C226,                           // regData
 112       0x0000E23F,                           // regMask
 113     }}
 114   },
 115 // F3x80 - ACPI Power State Control
 116 // ACPI FIDVID Change
 117 // bits[0] CpuPrbEn = 1
 118 // bits[1] NbLowPwrEn = 1
 119 // bits[2] NbGateEn = 0
 120 // bits[3] NbCofChg = 1
 121 // bits[4] AltVidEn = 0
 122 // bits[7:5] ClkDivisor = 0
 123   {
 124     HtFeatPciRegister,
 125     {
 126       AMD_FAMILY_10,                      // CpuFamily
 127       AMD_F10_DA_Cx                       // CpuRevision
 128     },
 129     {AMD_PF_SINGLE_LINK},                   // platformFeatures
 130     {{
 131       HT_HOST_FEATURES_ALL,                 // link feats
 132       PACKAGE_TYPE_S1G3_S1G4,               // package type
 133       MAKE_SBDFO (0, 0, 24, FUNC_3, 0x80),  // Address
 134       0x000B0000,                           // regData
 135       0x00FF0000,                           // regMask
 136     }}
 137   },
 138 // F3xA0 - Power Control Miscellaneous
 139 // bits[13:11] PllLockTime = 1
 140 // bits[28] NbPstateForce = 1
 141   {
 142     PciRegister,
 143     {
 144       AMD_FAMILY_10,                      // CpuFamily
 145       AMD_F10_DA_ALL                      // CpuRevision
 146     },
 147     {AMD_PF_ALL},                           // platformFeatures
 148     {{
 149       MAKE_SBDFO (0, 0, 24, FUNC_3, 0xA0),  // Address
 150       0x10000800,                           // regData
 151       0x10003800,                           // regMask
 152     }}
 153   },
 154 // F3xD4 - Clock Power/Timing Control 0 Register
 155 // bits[30:28] NbClkDiv = 5
 156   {
 157     HtFeatPciRegister,
 158     {
 159       AMD_FAMILY_10,                      // CpuFamily
 160       AMD_F10_DA_C2                       // CpuRevision
 161     },
 162     {AMD_PF_SINGLE_LINK},                   // platformFeatures
 163     {{
 164       HT_HOST_FEAT_HT3,                     // link feats
 165       PACKAGE_TYPE_S1G3_S1G4,               // package type
 166       MAKE_SBDFO (0, 0, 24, FUNC_3, 0xD4),  // Address
 167       0x50000000,                           // regData
 168       0x70000000,                           // regMask
 169     }}
 170   },
 171 // F3x188 - NB Extended Configuration Low Register
 172 // bits[4] EnStpGntOnFlushMaskWakeup = 1
 173   {
 174     PciRegister,
 175     {
 176       AMD_FAMILY_10,                      // CpuFamily
 177       AMD_F10_DA_Cx                       // CpuRevision
 178     },
 179     {AMD_PF_ALL},                           // platformFeatures
 180     {{
 181       MAKE_SBDFO (0, 0, 24, FUNC_3, 0x188), // Address
 182       0x00000010,                           // regData
 183       0x00000010,                           // regMask
 184     }}
 185   }
 186 };
 187
 188 CONST REGISTER_TABLE ROMDATA F10DaPciRegisterTable = {
 189   PrimaryCores,
 190   (sizeof (F10DaPciRegisters) / sizeof (TABLE_ENTRY_FIELDS)),
 191   F10DaPciRegisters,
 192 };