src/southbridge/nvidia/mcp55/enable_usbdebug.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  * Copyright (C) 2006,2007 AMD
   7  * Written by Yinghai Lu <yinghai.lu@amd.com> for AMD.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include <stdint.h>
  25 #include <arch/io.h>
  26 #include <arch/romcc_io.h>
  27 #include <usbdebug.h>
  28 #include <device/pci_def.h>
  29 #include "mcp55.h"
  30
  31 void set_debug_port(unsigned int port)
  32 {
  33         u32 dword;
  34         device_t dev = PCI_DEV(0, MCP55_DEVN_BASE + 2, 1); /* USB EHCI */
  35
  36         /* Write the port number to 0x74[15:12]. */
  37         dword = pci_read_config32(dev, 0x74);
  38         dword &= ~(0xf << 12);
  39         dword |= (port << 12);
  40         pci_write_config32(dev, 0x74, dword);
  41 }
  42
  43 void mcp55_enable_usbdebug(unsigned int port)
  44 {
  45         device_t dev = PCI_DEV(0, MCP55_DEVN_BASE + 2, 1); /* USB EHCI */
  46
  47         /* Mark the requested physical USB port (1-15) as the Debug Port. */
  48         set_debug_port(port);
  49
  50         /* Set the EHCI BAR address. */
  51         pci_write_config32(dev, EHCI_BAR_INDEX, CONFIG_EHCI_BAR);
  52
  53         /* Enable access to the EHCI memory space registers. */
  54         pci_write_config8(dev, PCI_COMMAND, PCI_COMMAND_MEMORY);
  55 }