src/southbridge/intel/i82801gx/acpi/globalnvs.asl

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; version 2 of
   9  * the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19  * MA 02110-1301 USA
  20  */
  21
  22 /* Global Variables */
  23
  24 Name(\PICM, 0)          // IOAPIC/8259
  25 Name(\DSEN, 1)          // Display Output Switching Enable
  26
  27 /* Global ACPI memory region. This region is used for passing information
  28  * between coreboot (aka "the system bios"), ACPI, and the SMI handler.
  29  * Since we don't know where this will end up in memory at ACPI compile time,
  30  * we have to fix it up in coreboot's ACPI creation phase.
  31  */
  32
  33
  34 OperationRegion (GNVS, SystemMemory, 0xC0DEBABE, 0x100)
  35 Field (GNVS, ByteAcc, NoLock, Preserve)
  36 {
  37         /* Miscellaneous */
  38         Offset (0x00),
  39         OSYS,   16,     // 0x00 - Operating System
  40         SMIF,    8,     // 0x02 - SMI function
  41         PRM0,    8,     // 0x03 - SMI function parameter
  42         PRM1,    8,     // 0x04 - SMI function parameter
  43         SCIF,    8,     // 0x05 - SCI function
  44         PRM2,    8,     // 0x06 - SCI function parameter
  45         PRM3,    8,     // 0x07 - SCI function parameter
  46         LCKF,    8,     // 0x08 - Global Lock function for EC
  47         PRM4,    8,     // 0x09 - Lock function parameter
  48         PRM5,    8,     // 0x0a - Lock function parameter
  49         P80D,   32,     // 0x0b - Debug port (IO 0x80) value
  50         LIDS,    8,     // 0x0f - LID state (open = 1)
  51         PWRS,    8,     // 0x10 - Power State (AC = 1)
  52         DBGS,    8,     // 0x11 - Debug State
  53         LINX,    8,     // 0x12 - Linux OS
  54         DCKN,    8,     // 0x13 - PCIe docking state
  55         /* Thermal policy */
  56         Offset (0x14),
  57         ACTT,    8,     // 0x14 - active trip point
  58         PSVT,    8,     // 0x15 - passive trip point
  59         TC1V,    8,     // 0x16 - passive trip point TC1
  60         TC2V,    8,     // 0x17 - passive trip point TC2
  61         TSPV,    8,     // 0x18 - passive trip point TSP
  62         CRTT,    8,     // 0x19 - critical trip point
  63         DTSE,    8,     // 0x1a - Digital Thermal Sensor enable
  64         DTS1,    8,     // 0x1b - DT sensor 1
  65         DTS2,    8,     // 0x1c - DT sensor 2
  66         /* Battery Support */
  67         Offset (0x1e),
  68         BNUM,    8,     // 0x1e - number of batteries
  69         B0SC,    8,     // 0x1f - BAT0 stored capacity
  70         B1SC,    8,     // 0x20 - BAT1 stored capacity
  71         B2SC,    8,     // 0x21 - BAT2 stored capacity
  72         B0SS,    8,     // 0x22 - BAT0 stored status
  73         B1SS,    8,     // 0x23 - BAT1 stored status
  74         B2SS,    8,     // 0x24 - BAT2 stored status
  75         /* Processor Identification */
  76         Offset (0x28),
  77         APIC,    8,     // 0x28 - APIC Enabled by coreboot
  78         MPEN,    8,     // 0x29 - Multi Processor Enable
  79         PCP0,    8,     // 0x2a - PDC CPU/CORE 0
  80         PCP1,    8,     // 0x2b - PDC CPU/CORE 1
  81         PPCM,    8,     // 0x2c - Max. PPC state
  82         /* Super I/O & CMOS config */
  83         Offset (0x32),
  84         NATP,    8,     // 0x32 - ...
  85         /* Integrated Graphics Device */
  86         Offset (0x3c),
  87         IGDS,    8,     // 0x3c - IGD state (primary = 1)
  88         TLST,    8,     // 0x3d - Display Toggle List pointer
  89         CADL,    8,     // 0x3e - Currently Attached Devices List
  90         PADL,    8,     // 0x3f - Previously Attached Devices List
  91         CSTE,   16,     // 0x40 - Current display state
  92         NSTE,   16,     // 0x42 - Next display state
  93         SSTE,   16,     // 0x44 - Set display state
  94         Offset (0x46),
  95         NDID,    8,     // 0x46 - Number of Device IDs
  96         DID1,   32,     // 0x47 - Device ID 1
  97         DID2,   32,     // 0x4b - Device ID 2
  98         DID3,   32,     // 0x4f - Device ID 3
  99         DID4,   32,     // 0x53 - Device ID 4
 100         DID5,   32,     // 0x57 - Device ID 5
 101         /* Backlight Control */
 102         Offset (0x64),
 103         BLCS,    8,     // 0x64 - Backlight control possible?
 104         BRTL,    8,     // 0x65 - Brightness Level
 105         ODDS,    8,     // 0x66
 106         /* Ambient Light Sensors */
 107         Offset (0x6e),
 108         ALSE,    8,     // 0x6e - ALS enable
 109         ALAF,    8,     // 0x6f - Ambient light adjustment factor
 110         LLOW,    8,     // 0x70 - LUX Low
 111         LHIH,    8,     // 0x71 - LUX High
 112         /* EMA */
 113         Offset (0x78),
 114         EMAE,    8,     // 0x78 - EMA enable
 115         EMAP,   16,     // 0x79 - EMA pointer
 116         EMAL,   16,     // 0x7b - EMA length
 117         /* MEF */
 118         Offset (0x82),
 119         MEFE,    8,     // 0x82 - MEF enable
 120         /* TPM support */
 121         Offset (0x8c),
 122         TPMP,    8,     // 0x8c - TPM
 123         TPME,    8,     // 0x8d - TPM enable
 124         /* SATA */
 125         Offset (0x96),
 126         GTF0,   56,     // 0x96 - GTF task file buffer for port 0
 127         GTF1,   56,     // 0x9d - GTF task file buffer for port 1
 128         GTF2,   56,     // 0xa4 - GTF task file buffer for port 2
 129         IDEM,    8,     // 0xab - IDE mode (compatible / enhanced)
 130         IDET,    8,     // 0xac - IDE
 131         /* IGD OpRegion */
 132         Offset (0xb4),
 133         ASLB,   32,     // 0xb4 - IGD OpRegion Base Address
 134         IBTT,    8,     // 0xb8 - IGD boot panel device
 135         IPAT,    8,     // 0xb9 - IGD panel type cmos option
 136         ITVF,    8,     // 0xba - IGD TV format cmos option
 137         ITVM,    8,     // 0xbb - IGD TV minor format option
 138         IPSC,    8,     // 0xbc - IGD panel scaling
 139         IBLC,    8,     // 0xbd - IGD BLC config
 140         IBIA,    8,     // 0xbe - IGD BIA config
 141         ISSC,    8,     // 0xbf - IGD SSC config
 142         I409,    8,     // 0xc0 - IGD 0409 modified settings
 143         I509,    8,     // 0xc1 - IGD 0509 modified settings
 144         I609,    8,     // 0xc2 - IGD 0609 modified settings
 145         I709,    8,     // 0xc3 - IGD 0709 modified settings
 146         IDMM,    8,     // 0xc4 - IGD DVMT Mode
 147         IDMS,    8,     // 0xc5 - IGD DVMT memory size
 148         IF1E,    8,     // 0xc6 - IGD function 1 enable
 149         HVCO,    8,     // 0xc7 - IGD HPLL VCO
 150         NXD1,   32,     // 0xc8 - IGD _DGS next DID1
 151         NXD2,   32,     // 0xcc - IGD _DGS next DID2
 152         NXD3,   32,     // 0xd0 - IGD _DGS next DID3
 153         NXD4,   32,     // 0xd4 - IGD _DGS next DID4
 154         NXD5,   32,     // 0xd8 - IGD _DGS next DID5
 155         NXD6,   32,     // 0xdc - IGD _DGS next DID6
 156         NXD7,   32,     // 0xe0 - IGD _DGS next DID7
 157         NXD8,   32,     // 0xe4 - IGD _DGS next DID8
 158         /* Mainboard Specific (TODO move elsewhere) */
 159         Offset (0xf0),
 160         DOCK,    8,     // 0xf0 - Docking Status
 161 }