src/southbridge/intel/i82801er/chip.h

   1 #ifndef I82801ER_CHIP_H
   2 #define I82801ER_CHIP_H
   3
   4 struct southbridge_intel_i82801er_config
   5 {
   6
   7 #define ICH5R_GPIO_USE_MASK      0x03
   8 #define ICH5R_GPIO_USE_DEFAULT   0x00
   9 #define ICH5R_GPIO_USE_AS_NATIVE 0x01
  10 #define ICH5R_GPIO_USE_AS_GPIO   0x02
  11
  12 #define ICH5R_GPIO_SEL_MASK      0x0c
  13 #define ICH5R_GPIO_SEL_DEFAULT   0x00
  14 #define ICH5R_GPIO_SEL_OUTPUT    0x04
  15 #define ICH5R_GPIO_SEL_INPUT     0x08
  16
  17 #define ICH5R_GPIO_LVL_MASK      0x30
  18 #define ICH5R_GPIO_LVL_DEFAULT   0x00
  19 #define ICH5R_GPIO_LVL_LOW       0x10
  20 #define ICH5R_GPIO_LVL_HIGH      0x20
  21 #define ICH5R_GPIO_LVL_BLINK     0x30
  22
  23 #define ICH5R_GPIO_INV_MASK      0xc0
  24 #define ICH5R_GPIO_INV_DEFAULT   0x00
  25 #define ICH5R_GPIO_INV_OFF       0x40
  26 #define ICH5R_GPIO_INV_ON        0x80
  27
  28         /* GPIO use select */
  29         unsigned char gpio[64];
  30         unsigned int  pirq_a_d;
  31         unsigned int  pirq_e_h;
  32 };
  33 extern struct chip_operations southbridge_intel_i82801er_ops;
  34
  35 #endif /* I82801ER_CHIP_H */
  36