src/northbridge/via/cx700/cx700_registers.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 /* CX700 has 48 bytes of scratch registers in D0F4 starting at Reg. 0xd0 */
  21 #define SCRATCH_REG_BASE                0xd0
  22 #define SCRATCH_RANK_0                  0xd0
  23 #define SCRATCH_RANK_1                  0xd1
  24 #define SCRATCH_RANK_2                  0xd2
  25 #define SCRATCH_RANK_3                  0xd3
  26 #define SCRATCH_DIMM_NUM                0xd4
  27 #define SCRATCH_RANK_NUM                0xd5
  28 #define SCRATCH_RANK_MAP                0xd6
  29 #define SCRATCH_DRAM_FREQ               0xd7
  30 #define SCRATCH_DRAM_NB_ODT             0xd8
  31 #define SCRATCH_RANK0_SIZE_REG          0xe0    /* RxE0~RxE3 */
  32 #define SCRATCH_RANK0_MA_REG            0xe4    /* RxE4~RxE7 */
  33 #define SCRATCH_CHA_DQSI_LOW_REG        0xe8
  34 #define SCRATCH_CHA_DQSI_HIGH_REG       0xe9
  35 #define SCRATCH_ChA_DQSI_REG            0xea
  36 #define SCRATCH_DRAM_256M_BIT           0xee
  37 #define SCRATCH_FLAGS                   0xef
  38
  39 #define DDRII_666       0x5
  40 #define DDRII_533       0x4
  41 #define DDRII_400       0x3
  42 #define DDRII_333       0x2
  43 #define DDRII_266       0x1
  44 #define DDRII_200       0x0
  45
  46