src/northbridge/intel/i82810/northbridge.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Corey Osgood <corey@slightlyhackish.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <console/console.h>
  22 #include <arch/io.h>
  23 #include <stdint.h>
  24 #include <device/device.h>
  25 #include <device/pci.h>
  26 #include <device/pci_ids.h>
  27 #include <stdlib.h>
  28 #include <string.h>
  29 #include <bitops.h>
  30 #include <cpu/cpu.h>
  31 #include "chip.h"
  32 #include "northbridge.h"
  33 #include "i82810.h"
  34
  35 static void northbridge_init(device_t dev)
  36 {
  37         printk(BIOS_SPEW, "Northbridge init\n");
  38 }
  39
  40 static struct device_operations northbridge_operations = {
  41         .read_resources         = pci_dev_read_resources,
  42         .set_resources          = pci_dev_set_resources,
  43         .enable_resources       = pci_dev_enable_resources,
  44         .init                   = northbridge_init,
  45         .enable                 = 0,
  46         .ops_pci                = 0,
  47 };
  48
  49 /* Intel 82810/82810-DC100 */
  50 static const struct pci_driver i810_northbridge_driver __pci_driver = {
  51         .ops    = &northbridge_operations,
  52         .vendor = PCI_VENDOR_ID_INTEL,
  53         .device = 0x7120,
  54 };
  55
  56 /* Intel 82810E */
  57 static const struct pci_driver i810e_northbridge_driver __pci_driver = {
  58         .ops    = &northbridge_operations,
  59         .vendor = PCI_VENDOR_ID_INTEL,
  60         .device = 0x7124,
  61 };
  62
  63 static void ram_resource(device_t dev, unsigned long index,
  64                          unsigned long basek, unsigned long sizek)
  65 {
  66         struct resource *resource;
  67
  68         if (!sizek) {
  69                 return;
  70         }
  71         resource = new_resource(dev, index);
  72         resource->base = ((resource_t) basek) << 10;
  73         resource->size = ((resource_t) sizek) << 10;
  74         resource->flags = IORESOURCE_MEM | IORESOURCE_CACHEABLE |
  75             IORESOURCE_FIXED | IORESOURCE_STORED | IORESOURCE_ASSIGNED;
  76 }
  77
  78 static void tolm_test(void *gp, struct device *dev, struct resource *new)
  79 {
  80         struct resource **best_p = gp;
  81         struct resource *best;
  82         best = *best_p;
  83         if (!best || (best->base > new->base)) {
  84                 best = new;
  85         }
  86         *best_p = best;
  87 }
  88
  89 static uint32_t find_pci_tolm(struct bus *bus)
  90 {
  91         struct resource *min;
  92         uint32_t tolm;
  93         min = 0;
  94         search_bus_resources(bus, IORESOURCE_MEM, IORESOURCE_MEM, tolm_test,
  95                              &min);
  96         tolm = 0xffffffffUL;
  97         if (min && tolm > min->base) {
  98                 tolm = min->base;
  99         }
 100         return tolm;
 101 }
 102
 103 /* Table which returns the RAM size in MB when fed the DRP[7:4] or [3:0] value.
 104  * Note that 2 is a value which the DRP should never be programmed to.
 105  * Some size values appear twice, due to single-sided vs dual-sided banks.
 106  */
 107 static int translate_i82810_to_mb[] = {
 108 /* DRP  0  1 (2) 3   4   5   6   7   8   9   A   B   C    D    E    F */
 109 /* MB */0, 8, 0, 16, 16, 24, 32, 32, 48, 64, 64, 96, 128, 128, 192, 256,
 110 };
 111
 112 #if CONFIG_WRITE_HIGH_TABLES==1
 113 #define HIGH_TABLES_SIZE 64     // maximum size of high tables in KB
 114 extern uint64_t high_tables_base, high_tables_size;
 115 #endif
 116
 117 static void pci_domain_set_resources(device_t dev)
 118 {
 119         device_t mc_dev;
 120         uint32_t pci_tolm;
 121
 122         pci_tolm = find_pci_tolm(&dev->link[0]);
 123         mc_dev = dev->link[0].children;
 124
 125         if (mc_dev) {
 126                 /* Figure out which areas are/should be occupied by RAM.
 127                  * This is all computed in kilobytes and converted to/from
 128                  * the memory controller right at the edges.
 129                  * Having different variables in different units is
 130                  * too confusing to get right.  Kilobytes are good up to
 131                  * 4 Terabytes of RAM...
 132                  */
 133                 unsigned long tomk, tolmk;
 134                 int idx;
 135                 int drp_value;
 136
 137                 /* First get the value for DIMM 0. */
 138                 drp_value = pci_read_config8(mc_dev, DRP);
 139                 /* Translate it to MB and add to tomk. */
 140                 tomk = (unsigned long)(translate_i82810_to_mb[drp_value & 0xf]);
 141                 /* Now do the same for DIMM 1. */
 142                 drp_value = drp_value >> 4;     // >>= 4; //? mess with later
 143                 tomk += (unsigned long)(translate_i82810_to_mb[drp_value]);
 144
 145                 printk(BIOS_DEBUG, "Setting RAM size to %d MB\n", tomk);
 146
 147                 /* Convert tomk from MB to KB. */
 148                 tomk = tomk << 10;
 149
 150 #if CONFIG_VIDEO_MB
 151                 /* Check for VGA reserved memory. */
 152                 if (CONFIG_VIDEO_MB == 512) {
 153                         tomk -= 512;
 154                         printk(BIOS_DEBUG, "Allocating %s RAM for VGA\n", "512KB");
 155                 } else if (CONFIG_VIDEO_MB == 1) {
 156                         tomk -= 1024 ;
 157                         printk(BIOS_DEBUG, "Allocating %s RAM for VGA\n", "1MB");
 158                 } else {
 159                         printk(BIOS_DEBUG, "Allocating %s RAM for VGA\n", "0MB");
 160                 }
 161 #endif
 162
 163                 /* Compute the top of Low memory. */
 164                 tolmk = pci_tolm >> 10;
 165                 if (tolmk >= tomk) {
 166                         /* The PCI hole does does not overlap the memory. */
 167                         tolmk = tomk;
 168                 }
 169
 170                 /* Report the memory regions. */
 171                 idx = 10;
 172                 ram_resource(dev, idx++, 0, 640);
 173                 ram_resource(dev, idx++, 768, tolmk - 768);
 174
 175 #if CONFIG_WRITE_HIGH_TABLES==1
 176                 /* Leave some space for ACPI, PIRQ and MP tables */
 177                 high_tables_base = (tomk - HIGH_TABLES_SIZE) * 1024;
 178                 high_tables_size = HIGH_TABLES_SIZE * 1024;
 179 #endif
 180         }
 181         assign_resources(&dev->link[0]);
 182 }
 183
 184 static struct device_operations pci_domain_ops = {
 185         .read_resources         = pci_domain_read_resources,
 186         .set_resources          = pci_domain_set_resources,
 187         .enable_resources       = enable_childrens_resources,
 188         .init                   = 0,
 189         .scan_bus               = pci_domain_scan_bus,
 190 };
 191
 192 static void cpu_bus_init(device_t dev)
 193 {
 194         initialize_cpus(&dev->link[0]);
 195 }
 196
 197 static void cpu_bus_noop(device_t dev)
 198 {
 199 }
 200
 201 static struct device_operations cpu_bus_ops = {
 202         .read_resources         = cpu_bus_noop,
 203         .set_resources          = cpu_bus_noop,
 204         .enable_resources       = cpu_bus_noop,
 205         .init                   = cpu_bus_init,
 206         .scan_bus               = 0,
 207 };
 208
 209 static void enable_dev(struct device *dev)
 210 {
 211         struct device_path path;
 212
 213         /* Set the operations if it is a special bus type */
 214         if (dev->path.type == DEVICE_PATH_PCI_DOMAIN) {
 215                 dev->ops = &pci_domain_ops;
 216                 pci_set_method(dev);
 217         } else if (dev->path.type == DEVICE_PATH_APIC_CLUSTER) {
 218                 dev->ops = &cpu_bus_ops;
 219         }
 220 }
 221
 222 struct chip_operations northbridge_intel_i82810_ops = {
 223         CHIP_NAME("Intel 82810 Northbridge")
 224         .enable_dev = enable_dev,
 225 };