src/northbridge/intel/i3100/i3100.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Arastra, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #define IURBASE 0X14
  21 #define MCHCFG0 0X50
  22 #define MCHSCRB 0X52
  23 #define FDHC    0X58
  24 #define PAM     0X59
  25 #define DRB     0X60
  26 #define DRA     0X70
  27 #define DRT     0X78
  28 #define DRC     0X7C
  29 #define DRM     0X80
  30 #define DRORC   0X82
  31 #define ECCDIAG 0X84
  32 #define SDRC    0X88
  33 #define CKDIS   0X8C
  34 #define CKEDIS  0X8D
  35 #define DDRCSR  0X9A
  36 #define DEVPRES 0X9C
  37 #define  DEVPRES_D0F0 (1 << 0)
  38 #define  DEVPRES_D1F0 (1 << 1)
  39 #define  DEVPRES_D2F0 (1 << 2)
  40 #define  DEVPRES_D3F0 (1 << 3)
  41 #define  DEVPRES_D4F0 (1 << 4)
  42 #define  DEVPRES_D5F0 (1 << 5)
  43 #define  DEVPRES_D6F0 (1 << 6)
  44 #define  DEVPRES_D7F0 (1 << 7)
  45 #define ESMRC   0X9D
  46 #define SMRC    0X9E
  47 #define EXSMRC  0X9F
  48 #define DDR2ODTC 0XB0
  49 #define TOLM    0XC4
  50 #define REMAPBASE 0XC6
  51 #define REMAPLIMIT 0XC8
  52 #define REMAPOFFSET 0XCA
  53 #define TOM     0XCC
  54 #define EXPECBASE 0XCE
  55 #define DEVPRES1 0XF4
  56 #define  DEVPRES1_D0F1 (1 << 5)
  57 #define  DEVPRES1_D8F0 (1 << 1)
  58 #define MSCFG   0XF6
  59
  60 /* DRC */
  61 #define DRC_NOECC_MODE        (0 << 20)
  62 #define DRC_72BIT_ECC         (1 << 20)