src/northbridge/amd/amdmct/mct_ddr3/mctprob.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 void mct_BeforeDQSTrainSamp(struct DCTStatStruc *pDCTstat)
  21 {
  22         u32 val;
  23
  24         if (pDCTstat->LogicalCPUID & AMD_DR_Bx) {
  25                 Set_NB32(pDCTstat->dev_dct, 0x98, 0x0D004007);
  26                 val = Get_NB32(pDCTstat->dev_dct, 0x9C);
  27                 val |= 0x3FF;
  28                 Set_NB32(pDCTstat->dev_dct, 0x9C, val);
  29                 Set_NB32(pDCTstat->dev_dct, 0x98, 0x4D0F4F07);
  30
  31                 Set_NB32(pDCTstat->dev_dct, 0x198, 0x0D004007);
  32                 val = Get_NB32(pDCTstat->dev_dct, 0x19C);
  33                 val |= 0x3FF;
  34                 Set_NB32(pDCTstat->dev_dct, 0x19C, val);
  35                 Set_NB32(pDCTstat->dev_dct, 0x198, 0x4D0F4F07);
  36         }
  37 }