Change the CBFS build process to use coreboot.rom
[coreboot.git] / src / mainboard / via / vt8454c / Options.lb
1 ##
2 ## This file is part of the coreboot project.
3 ##
4 ## Copyright (C) 2007-2009 coresystems GmbH
5 ##
6 ## This program is free software; you can redistribute it and/or
7 ## modify it under the terms of the GNU General Public License as
8 ## published by the Free Software Foundation; version 2 of
9 ## the License.
10 ##
11 ## This program is distributed in the hope that it will be useful,
12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14 ## GNU General Public License for more details.
15 ##
16 ## You should have received a copy of the GNU General Public License
17 ## along with this program; if not, write to the Free Software
18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
19 ## MA 02110-1301 USA
20 ##
21
22 uses HAVE_MP_TABLE
23 uses HAVE_PIRQ_TABLE
24 uses IRQ_SLOT_COUNT
25 uses HAVE_ACPI_TABLES
26 uses HAVE_OPTION_TABLE
27 uses USE_OPTION_TABLE
28 uses HAVE_LOW_TABLES
29
30 uses USE_FALLBACK_IMAGE
31 uses HAVE_FALLBACK_BOOT
32 uses HAVE_HARD_RESET
33 uses MAINBOARD
34 uses MAINBOARD_VENDOR
35 uses MAINBOARD_PART_NUMBER
36 uses COREBOOT_EXTRA_VERSION
37 uses ARCH
38 uses FALLBACK_SIZE
39 uses STACK_SIZE
40 uses HEAP_SIZE
41 uses ROM_SIZE
42 uses ROM_SECTION_SIZE
43 uses ROM_IMAGE_SIZE
44 uses ROM_SECTION_SIZE
45 uses ROM_SECTION_OFFSET
46
47 uses CONFIG_COMPRESS
48 uses CONFIG_ROM_PAYLOAD
49 uses CONFIG_ROM_PAYLOAD_START
50 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
51 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
52 uses PAYLOAD_SIZE
53
54 uses _ROMBASE
55 uses _RAMBASE
56 uses XIP_ROM_SIZE
57 uses XIP_ROM_BASE
58 uses CONFIG_CBFS
59
60 # compiler specifics
61 uses CROSS_COMPILE
62 uses CC
63 uses HOSTCC
64 uses OBJCOPY
65
66 # Console specifics
67 uses DEFAULT_CONSOLE_LOGLEVEL
68 uses MAXIMUM_CONSOLE_LOGLEVEL
69 uses CONFIG_CONSOLE_SERIAL8250
70 uses TTYS0_BAUD
71 uses TTYS0_BASE
72 uses TTYS0_LCS
73
74 uses CONFIG_UDELAY_TSC
75 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
76 uses CONFIG_PCI_ROM_RUN
77 uses CONFIG_CONSOLE_VGA
78 uses CONFIG_MAX_PCI_BUSES 
79 uses CONFIG_SMP
80 uses CONFIG_IOAPIC
81
82 uses CONFIG_GDB_STUB
83
84 uses USE_DCACHE_RAM
85 uses DCACHE_RAM_BASE
86 uses DCACHE_RAM_SIZE
87 uses CONFIG_USE_PRINTK_IN_CAR
88
89 ## ROM_SIZE is the size of boot ROM that this board will use.
90 default ROM_SIZE  = 256*1024
91
92 default USE_DCACHE_RAM=1
93 default DCACHE_RAM_BASE=0xffef0000
94 #default DCACHE_RAM_BASE=0xffbf0000
95 #default DCACHE_RAM_BASE=0xfec00000
96 default DCACHE_RAM_SIZE=0x8000
97 default CONFIG_USE_PRINTK_IN_CAR=1
98
99 ###
100 ### Leave this to 0; VGA is handled by seperate code.
101 ###
102 default CONFIG_PCI_ROM_RUN=0
103 default CONFIG_CONSOLE_VGA=0
104
105 ##
106 ## Build code for the fallback boot
107 ##
108 default HAVE_FALLBACK_BOOT=1
109
110 ##
111 ## Use TSC for udelay.
112 ##
113 default CONFIG_UDELAY_TSC=1
114 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
115
116 ##
117 ## Build code to reset the motherboard from linuxBIOS
118 ##
119 default HAVE_HARD_RESET=1
120
121 ##
122 ## Build code to export a programmable irq routing table
123 ##
124 default HAVE_PIRQ_TABLE=1
125 default IRQ_SLOT_COUNT=15
126
127 ##
128 ## Build code to export an x86 MP table
129 ## Useful for specifying IRQ routing values
130 ##
131 default HAVE_MP_TABLE=1
132
133 ##
134 ## Build code to load acpi tables
135 ##
136 default HAVE_ACPI_TABLES=1
137
138 ##
139 ## Build code to export a CMOS option table
140 ##
141 default HAVE_OPTION_TABLE=1
142
143 ##
144 ## Build code to fill in tables both in low and high memory
145 ##
146 default HAVE_LOW_TABLES=1
147
148
149 ##
150 ## Build code to setup a generic IOAPIC
151 ##
152 default CONFIG_SMP=1
153 default CONFIG_IOAPIC=1
154
155 ###
156 ### LinuxBIOS layout values
157 ###
158
159 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
160 default ROM_IMAGE_SIZE = 65536
161 default FALLBACK_SIZE = ROM_IMAGE_SIZE
162
163 ##
164 ## Use a small 8K stack
165 ##
166 default STACK_SIZE=0x2000
167
168 ##
169 ## Use a small 16K heap
170 ##
171 default HEAP_SIZE=0x4000
172
173 ##
174 ## Only use the option table in a normal image
175 ##
176 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
177 default USE_OPTION_TABLE = 0
178
179 default _RAMBASE = 0x00004000
180
181 default CONFIG_ROM_PAYLOAD     = 1
182
183 ##
184 ## The default compiler
185 ##
186 default CROSS_COMPILE=""
187 default CC="$(CROSS_COMPILE)gcc -m32"
188 default HOSTCC="gcc"
189
190 ##
191 ## Set this to the max PCI bus number you 
192 ## would ever use for PCI config IO.
193 ## Setting this number very high will make 
194 ## pci_locate_device take a long time when
195 ## it can't find a device.
196 ##
197 default CONFIG_MAX_PCI_BUSES = 0x80
198
199 ##
200 ## Disable the gdb stub by default
201 ## 
202 default CONFIG_GDB_STUB=0
203
204 ##
205 ## The Serial Console
206 ##
207
208 # To Enable the Serial Console
209 default CONFIG_CONSOLE_SERIAL8250=1
210
211 ## Select the serial console baud rate
212 default TTYS0_BAUD=115200
213 #default TTYS0_BAUD=57600
214 #default TTYS0_BAUD=38400
215 #default TTYS0_BAUD=19200
216 #default TTYS0_BAUD=9600
217 #default TTYS0_BAUD=4800
218 #default TTYS0_BAUD=2400
219 #default TTYS0_BAUD=1200
220
221 # Select the serial console base port
222 default TTYS0_BASE=0x3f8
223
224 # Select the serial protocol
225 # This defaults to 8 data bits, 1 stop bit, and no parity
226 default TTYS0_LCS=0x3
227
228 ##
229 ## Select the coreboot loglevel
230 ##
231 ## EMERG      1   system is unusable               
232 ## ALERT      2   action must be taken immediately 
233 ## CRIT       3   critical conditions              
234 ## ERR        4   error conditions                 
235 ## WARNING    5   warning conditions               
236 ## NOTICE     6   normal but significant condition 
237 ## INFO       7   informational                    
238 ## DEBUG      8   debug-level messages             
239 ## SPEW       9   Way too many details             
240
241 ## Request this level of debugging output
242 default  DEFAULT_CONSOLE_LOGLEVEL=5
243 ## At a maximum only compile in this level of debugging
244 default  MAXIMUM_CONSOLE_LOGLEVEL=5
245
246 #
247 # CBFS
248
249 default CONFIG_CBFS=1
250
251 end
252