src/mainboard/via/epia/auto.c

   1 #define ASSEMBLY 1
   2
   3
   4 #include <stdint.h>
   5 #include <device/pci_def.h>
   6 #include <cpu/p6/apic.h>
   7 #include <arch/io.h>
   8 #include <device/pnp.h>
   9 #include <arch/romcc_io.h>
  10 #include "pc80/serial.c"
  11 #include "arch/i386/lib/console.c"
  12 #include "ram/ramtest.c"
  13 #include "northbridge/via/vt8601/raminit.h"
  14 /*
  15  */
  16 void udelay(int usecs) {
  17   int i;
  18   for(i = 0; i < usecs; i++)
  19     outb(i&0xff, 0x80);
  20 }
  21
  22 #include "lib/delay.c"
  23 #include "cpu/p6/boot_cpu.c"
  24 #include "debug.c"
  25
  26 #include "southbridge/via/vt8231/vt8231_early_smbus.c"
  27
  28 #define MAXIMUM_CONSOLE_LOGLEVEL 9
  29 #define DEFAULT_CONSOLE_LOGLEVEL 9
  30
  31 #include "southbridge/via/vt8231/vt8231_early_serial.c"
  32 static void memreset_setup(void)
  33 {
  34 }
  35
  36 /*
  37 static void memreset(int controllers, const struct mem_controller *ctrl)
  38 {
  39 }
  40 */
  41 static inline int spd_read_byte(unsigned device, unsigned address)
  42 {
  43         unsigned char c;
  44         c = smbus_read_byte(device, address);
  45         return c;
  46 }
  47
  48
  49
  50 #include "northbridge/via/vt8601/raminit.c"
  51 /*
  52 #include "sdram/generic_sdram.c"
  53  */
  54
  55 static void
  56 enable_mainboard_devices(void) {
  57   device_t dev;
  58   /* dev 0 for southbridge */
  59
  60   dev = pci_locate_device(PCI_ID(0x1106,0x8231), 0);
  61
  62   if (dev == PCI_DEV_INVALID) {
  63     die("Southbridge not found!!!\n");
  64   }
  65   pci_write_config8(dev, 0x50, 7);
  66   pci_write_config8(dev, 0x51, 0xff);
  67 }
  68
  69 static void
  70 enable_shadow_ram(void) {
  71   device_t dev = 0; /* no need to look up 0:0.0 */
  72   unsigned char shadowreg;
  73   /* dev 0 for southbridge */
  74   shadowreg = pci_read_config8(dev, 0x63);
  75   /* 0xf0000-0xfffff */
  76   shadowreg |= 0x30;
  77   pci_write_config8(dev, 0x63, shadowreg);
  78 }
  79 static void main(void)
  80 {
  81   unsigned long x;
  82   /*    init_timer();*/
  83   outb(5, 0x80);
  84
  85         enable_vt8231_serial();
  86         enable_mainboard_devices();
  87         uart_init();
  88         console_init();
  89
  90         enable_smbus();
  91         enable_shadow_ram();
  92         /*
  93         memreset_setup();
  94          this is way more generic than we need.
  95         sdram_initialize(sizeof(cpu)/sizeof(cpu[0]), cpu);
  96         */
  97         sdram_set_registers((const struct mem_controller *) 0);
  98
  99
 100         /* Check all of memory */
 101 #if 0
 102         msr_t msr;
 103         msr = rdmsr(TOP_MEM);
 104         print_debug("TOP_MEM: ");
 105         print_debug_hex32(msr.hi);
 106         print_debug_hex32(msr.lo);
 107         print_debug("\r\n");
 108 #endif
 109 #if 0
 110         ram_check(0x00000000, msr.lo);
 111 #endif
 112 #if 0
 113         static const struct {
 114                 unsigned long lo, hi;
 115         } check_addrs[] = {
 116                 /* Check 16MB of memory @ 0*/
 117                 { 0x00000000, 0x01000000 },
 118 #if TOTAL_CPUS > 1
 119                 /* Check 16MB of memory @ 2GB */
 120                 { 0x80000000, 0x81000000 },
 121 #endif
 122         };
 123         int i;
 124         for(i = 0; i < sizeof(check_addrs)/sizeof(check_addrs[0]); i++) {
 125                 ram_check(check_addrs[i].lo, check_addrs[i].hi);
 126         }
 127 #endif
 128 }