src/mainboard/via/epia/Options.lb

   1 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
   2 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
   3 uses CONFIG_CONSOLE_SERIAL8250
   4 uses CONFIG_TTYS0_BAUD
   5 uses CONFIG_TTYS0_BASE
   6 uses CONFIG_TTYS0_LCS
   7 uses CONFIG_GENERATE_MP_TABLE
   8 uses CONFIG_GENERATE_PIRQ_TABLE
   9 uses CONFIG_USE_FALLBACK_IMAGE
  10 uses CONFIG_HAVE_FALLBACK_BOOT
  11 uses CONFIG_HAVE_HARD_RESET
  12 uses CONFIG_UDELAY_IO
  13 uses CONFIG_UDELAY_TSC
  14 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  15 uses CONFIG_HAVE_OPTION_TABLE
  16 uses CONFIG_USE_OPTION_TABLE
  17 uses CONFIG_ROM_PAYLOAD
  18 uses CONFIG_IRQ_SLOT_COUNT
  19 uses CONFIG_MAINBOARD
  20 uses CONFIG_MAINBOARD_VENDOR
  21 uses CONFIG_MAINBOARD_PART_NUMBER
  22 uses COREBOOT_EXTRA_VERSION
  23 uses CONFIG_ARCH
  24 uses CONFIG_FALLBACK_SIZE
  25 uses CONFIG_STACK_SIZE
  26 uses CONFIG_HEAP_SIZE
  27 uses CONFIG_ROM_SIZE
  28 uses CONFIG_ROM_SECTION_SIZE
  29 uses CONFIG_ROM_IMAGE_SIZE
  30 uses CONFIG_ROM_SECTION_SIZE
  31 uses CONFIG_ROM_SECTION_OFFSET
  32 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  33 uses CONFIG_PRECOMPRESSED_PAYLOAD
  34 uses CONFIG_ROMBASE
  35 uses CONFIG_RAMBASE
  36 uses CONFIG_XIP_ROM_SIZE
  37 uses CONFIG_XIP_ROM_BASE
  38 uses CONFIG_GENERATE_MP_TABLE
  39 uses CONFIG_CROSS_COMPILE
  40 uses CC
  41 uses HOSTCC
  42 uses CONFIG_OBJCOPY
  43
  44 # logging
  45 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  46 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  47
  48 # logging
  49 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  50 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  51
  52 default CONFIG_CONSOLE_SERIAL8250=1
  53 ## Select the serial console baud rate
  54 default CONFIG_TTYS0_BAUD=115200
  55
  56 # Select the serial console base port
  57 default CONFIG_TTYS0_BASE=0x3f8
  58
  59 # Select the serial protocol
  60 # This defaults to 8 data bits, 1 stop bit, and no parity
  61 default CONFIG_TTYS0_LCS=0x3
  62
  63 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  64 default CONFIG_ROM_SIZE  = 256*1024
  65
  66 ###
  67 ### Build options
  68 ###
  69
  70 ##
  71 ## Build code for the fallback boot
  72 ##
  73 default CONFIG_HAVE_FALLBACK_BOOT=1
  74
  75 ##
  76 ## no MP table
  77 ##
  78 default CONFIG_GENERATE_MP_TABLE=0
  79
  80 ##
  81 ## Build code to reset the motherboard from coreboot
  82 ##
  83 default CONFIG_HAVE_HARD_RESET=0
  84
  85 ##
  86 ## use io based udelay function
  87 ## disable IO and enable TSC on Nehemiah boards
  88 ##
  89 default CONFIG_UDELAY_IO=1
  90 default CONFIG_UDELAY_TSC=0
  91 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=0
  92
  93 ##
  94 ## Build code to export a programmable irq routing table
  95 ##
  96 default CONFIG_GENERATE_PIRQ_TABLE=1
  97 default CONFIG_IRQ_SLOT_COUNT=5
  98 #object irq_tables.o
  99
 100 ##
 101 ## Build code to export a CMOS option table
 102 ##
 103 default CONFIG_HAVE_OPTION_TABLE=1
 104
 105 ###
 106 ### coreboot layout values
 107 ###
 108
 109 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 110 default CONFIG_ROM_IMAGE_SIZE = 65536
 111 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 112
 113 ##
 114 ## Use a small 8K stack
 115 ##
 116 default CONFIG_STACK_SIZE=0x2000
 117
 118 ##
 119 ## Use a small 16K heap
 120 ##
 121 default CONFIG_HEAP_SIZE=0x4000
 122
 123 ##
 124 ## Only use the option table in a normal image
 125 ##
 126 #default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 127 default CONFIG_USE_OPTION_TABLE = 0
 128
 129 default CONFIG_RAMBASE = 0x00004000
 130
 131 default CONFIG_ROM_PAYLOAD     = 1
 132
 133 ##
 134 ## The default compiler
 135 ##
 136 default CONFIG_CROSS_COMPILE=""
 137 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 138 default HOSTCC="gcc"
 139 end