e1a431bde3450ee003090428893d7456e3e13edc
[coreboot.git] / src / mainboard / tyan / s4882 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses HARD_RESET_BUS
7 uses HARD_RESET_DEVICE
8 uses HARD_RESET_FUNCTION
9 uses IRQ_SLOT_COUNT
10 uses HAVE_OPTION_TABLE
11 uses CONFIG_MAX_CPUS
12 uses CONFIG_MAX_PHYSICAL_CPUS
13 uses CONFIG_LOGICAL_CPUS
14 uses SERIAL_CPU_INIT
15 uses CONFIG_IOAPIC
16 uses CONFIG_SMP
17 uses FALLBACK_SIZE
18 uses ROM_SIZE
19 uses ROM_SECTION_SIZE
20 uses ROM_IMAGE_SIZE
21 uses ROM_SECTION_SIZE
22 uses ROM_SECTION_OFFSET
23 uses CONFIG_ROM_STREAM
24 uses CONFIG_ROM_STREAM_START
25 uses PAYLOAD_SIZE
26 uses _ROMBASE
27 uses XIP_ROM_SIZE
28 uses XIP_ROM_BASE
29 uses STACK_SIZE
30 uses HEAP_SIZE
31 uses USE_OPTION_TABLE
32 uses LB_CKS_RANGE_START
33 uses LB_CKS_RANGE_END
34 uses LB_CKS_LOC
35 uses MAINBOARD_PART_NUMBER
36 uses MAINBOARD_VENDOR
37 uses MAINBOARD
38 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
39 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
40 uses LINUXBIOS_EXTRA_VERSION
41 uses _RAMBASE
42 uses TTYS0_BAUD
43 uses TTYS0_BASE
44 uses TTYS0_LCS
45 uses DEFAULT_CONSOLE_LOGLEVEL
46 uses MAXIMUM_CONSOLE_LOGLEVEL
47 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
48 uses CONFIG_CONSOLE_SERIAL8250
49 uses HAVE_INIT_TIMER
50 uses CONFIG_GDB_STUB
51 uses CROSS_COMPILE
52 uses CC
53 uses HOSTCC
54 uses OBJCOPY
55 uses CONFIG_CHIP_NAME
56 uses CONFIG_CONSOLE_BTEXT
57 uses CONFIG_CONSOLE_VGA
58 uses CONFIG_PCI_ROM_RUN
59 uses K8_E0_MEM_HOLE_SIZEK
60
61 ###
62 ### Build options
63 ###
64
65 ##
66 ## ROM_SIZE is the size of boot ROM that this board will use.
67 ##
68 default ROM_SIZE=524288
69
70 ##
71 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
72 ##
73 default FALLBACK_SIZE=131072
74
75 ##
76 ## Build code for the fallback boot
77 ##
78 default HAVE_FALLBACK_BOOT=1
79
80 ##
81 ## Build code to reset the motherboard from linuxBIOS
82 ##
83 default HAVE_HARD_RESET=1
84
85 ##
86 ## Funky hard reset implementation
87 ## 
88 default HARD_RESET_BUS=1
89 default HARD_RESET_DEVICE=4
90 default HARD_RESET_FUNCTION=0
91
92 ##
93 ## Build code to export a programmable irq routing table
94 ##
95 default HAVE_PIRQ_TABLE=1
96 default IRQ_SLOT_COUNT=22
97
98 ##
99 ## Build code to export an x86 MP table
100 ## Useful for specifying IRQ routing values
101 ##
102 default HAVE_MP_TABLE=1
103
104 ##
105 ## Build code to export a CMOS option table
106 ##
107 default HAVE_OPTION_TABLE=1
108
109 ##
110 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
111 ##
112 default LB_CKS_RANGE_START=49
113 default LB_CKS_RANGE_END=122
114 default LB_CKS_LOC=123
115
116 ##
117 ## Build code for SMP support
118 ## Only worry about 2 micro processors
119 ##
120 default CONFIG_SMP=1
121 default CONFIG_MAX_CPUS=8
122 default CONFIG_MAX_PHYSICAL_CPUS=4
123 default CONFIG_LOGICAL_CPUS=1
124
125 #default SERIAL_CPU_INIT=0
126
127 #1G memory hole
128 default K8_E0_MEM_HOLE_SIZEK=0x100000
129
130 #BTEXT Console
131 #default CONFIG_CONSOLE_BTEXT=1
132
133 #VGA Console
134 default CONFIG_CONSOLE_VGA=1
135 default CONFIG_PCI_ROM_RUN=1
136
137 ##
138 ## Build code to setup a generic IOAPIC
139 ##
140 default CONFIG_IOAPIC=1
141
142 ##
143 ## Clean up the motherboard id strings
144 ##
145 default MAINBOARD_PART_NUMBER="Tyan"
146 default MAINBOARD_VENDOR="s4882"
147 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
148 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x4882
149
150 ###
151 ### LinuxBIOS layout values
152 ###
153
154 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
155 default ROM_IMAGE_SIZE = 65536
156
157 ##
158 ## Use a small 8K stack
159 ##
160 default STACK_SIZE=0x2000
161
162 ##
163 ## Use a small 16K heap
164 ##
165 default HEAP_SIZE=0x4000
166
167 ##
168 ## Only use the option table in a normal image
169 ##
170 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
171
172 ##
173 ## LinuxBIOS C code runs at this location in RAM
174 ##
175 default _RAMBASE=0x00004000
176
177 ##
178 ## Load the payload from the ROM
179 ##
180 default CONFIG_ROM_STREAM = 1
181
182 ###
183 ### Defaults of options that you may want to override in the target config file
184 ### 
185
186 ##
187 ## The default compiler
188 ##
189 default CC="$(CROSS_COMPILE)gcc -m32"
190 default HOSTCC="gcc"
191
192 ##
193 ## Disable the gdb stub by default
194 ## 
195 default CONFIG_GDB_STUB=0
196
197 ##
198 ## The Serial Console
199 ##
200
201 # To Enable the Serial Console
202 default CONFIG_CONSOLE_SERIAL8250=1
203
204 ## Select the serial console baud rate
205 default TTYS0_BAUD=115200
206 #default TTYS0_BAUD=57600
207 #default TTYS0_BAUD=38400
208 #default TTYS0_BAUD=19200
209 #default TTYS0_BAUD=9600
210 #default TTYS0_BAUD=4800
211 #default TTYS0_BAUD=2400
212 #default TTYS0_BAUD=1200
213
214 # Select the serial console base port
215 default TTYS0_BASE=0x3f8
216
217 # Select the serial protocol
218 # This defaults to 8 data bits, 1 stop bit, and no parity
219 default TTYS0_LCS=0x3
220
221 ##
222 ### Select the linuxBIOS loglevel
223 ##
224 ## EMERG      1   system is unusable               
225 ## ALERT      2   action must be taken immediately 
226 ## CRIT       3   critical conditions              
227 ## ERR        4   error conditions                 
228 ## WARNING    5   warning conditions               
229 ## NOTICE     6   normal but significant condition 
230 ## INFO       7   informational                    
231 ## DEBUG      8   debug-level messages             
232 ## SPEW       9   Way too many details             
233
234 ## Request this level of debugging output
235 default  DEFAULT_CONSOLE_LOGLEVEL=7
236 ## At a maximum only compile in this level of debugging
237 default  MAXIMUM_CONSOLE_LOGLEVEL=7
238
239 ##
240 ## Select power on after power fail setting
241 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
242
243 ### End Options.lb
244 end