src/mainboard/tyan/s4880/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #if CONFIG_LOGICAL_CPUS==1
   7 #include <cpu/amd/dualcore.h>
   8 #endif
   9
  10 void *smp_write_config_table(void *v)
  11 {
  12         static const char sig[4] = "PCMP";
  13         static const char oem[8] = "TYAN    ";
  14         static const char productid[12] = "S4880       ";
  15         struct mp_config_table *mc;
  16
  17         unsigned char bus_num;
  18         unsigned char bus_isa;
  19         unsigned char bus_8131_1;
  20         unsigned char bus_8131_2;
  21         unsigned char bus_8111_1;
  22         unsigned apicid_base;
  23         unsigned apicid_8111;
  24         unsigned apicid_8131_1;
  25         unsigned apicid_8131_2;
  26
  27         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  28         memset(mc, 0, sizeof(*mc));
  29
  30         memcpy(mc->mpc_signature, sig, sizeof(sig));
  31         mc->mpc_length = sizeof(*mc); /* initially just the header */
  32         mc->mpc_spec = 0x04;
  33         mc->mpc_checksum = 0; /* not yet computed */
  34         memcpy(mc->mpc_oem, oem, sizeof(oem));
  35         memcpy(mc->mpc_productid, productid, sizeof(productid));
  36         mc->mpc_oemptr = 0;
  37         mc->mpc_oemsize = 0;
  38         mc->mpc_entry_count = 0; /* No entries yet... */
  39         mc->mpc_lapic = LAPIC_ADDR;
  40         mc->mpe_length = 0;
  41         mc->mpe_checksum = 0;
  42         mc->reserved = 0;
  43
  44         smp_write_processors(mc);
  45
  46
  47         {
  48                 device_t dev;
  49
  50                 /* 8111 */
  51                 dev = dev_find_slot(1, PCI_DEVFN(0x03,0));
  52                 if (dev) {
  53                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  54                         bus_isa    = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  55                         bus_isa++;
  56                 }
  57                 else {
  58                         printk_debug("ERROR - could not find PCI 1:03.0, using defaults\n");
  59
  60                         bus_8111_1 = 4;
  61                         bus_isa = 5;
  62                 }
  63                 /* 8131-1 */
  64                 dev = dev_find_slot(1, PCI_DEVFN(0x01,0));
  65                 if (dev) {
  66                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  67
  68                 }
  69                 else {
  70                         printk_debug("ERROR - could not find PCI 1:01.0, using defaults\n");
  71
  72                         bus_8131_1 = 2;
  73                 }
  74                 /* 8131-2 */
  75                 dev = dev_find_slot(1, PCI_DEVFN(0x02,0));
  76                 if (dev) {
  77                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  78
  79                 }
  80                 else {
  81                         printk_debug("ERROR - could not find PCI 1:02.0, using defaults\n");
  82
  83                         bus_8131_2 = 3;
  84                 }
  85         }
  86
  87 /*Bus:          Bus ID  Type*/
  88         /* define bus and isa numbers */
  89         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
  90                 smp_write_bus(mc, bus_num, "PCI   ");
  91         }
  92         smp_write_bus(mc, bus_isa, "ISA   ");
  93
  94
  95 /*I/O APICs:    APIC ID Version State           Address*/
  96 #if CONFIG_LOGICAL_CPUS==1
  97         apicid_base = get_apicid_base(3);
  98 #else
  99         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 100 #endif
 101         apicid_8111 = apicid_base+0;
 102         apicid_8131_1 = apicid_base+1;
 103         apicid_8131_2 = apicid_base+2;
 104
 105         smp_write_ioapic(mc, apicid_8111, 0x11, 0xfec00000);
 106         {
 107                 device_t dev;
 108                 struct resource *res;
 109                 dev = dev_find_slot(1, PCI_DEVFN(0x1,1));
 110                 if (dev) {
 111                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 112                         if (res) {
 113                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 114                         }
 115                 }
 116                 dev = dev_find_slot(1, PCI_DEVFN(0x2,1));
 117                 if (dev) {
 118                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 119                         if (res) {
 120                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 121                         }
 122                 }
 123
 124         }
 125
 126 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#
 127 */      smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_8111, 0x0);
 128         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x1, apicid_8111, 0x1);
 129         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_8111, 0x2);
 130         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x3, apicid_8111, 0x3);
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x4, apicid_8111, 0x4);
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x5, apicid_8111, 0x5);
 133         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x6, apicid_8111, 0x6);
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x7, apicid_8111, 0x7);
 135         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x8, apicid_8111, 0x8);
 136         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x9, apicid_8111, 0x9);
 137         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xa, apicid_8111, 0xa);
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xb, apicid_8111, 0xb);
 139         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xc, apicid_8111, 0xc);
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xd, apicid_8111, 0xd);
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xe, apicid_8111, 0xe);
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xf, apicid_8111, 0xf);
 143
 144
 145         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 1, (4<<2)|0, apicid_8111, 0x13);
 146
 147
 148 //On Board AMD USB
 149         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 150
 151 //On Board Via USB 1.1 and 2
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|0, apicid_8111, 0x11); //1.1
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|1, apicid_8111, 0x10); //1.1
 154         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|2, apicid_8111, 0x12); //2
 155
 156 //Slot 5 PCI 32
 157         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 160         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 161
 162
 163 //On Board SI Serial ATA
 164         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 165 //On Board ATI Display Adapter
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 167
 168
 169 //Slot 4 PCIX 100/66
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 173         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 174
 175 //Slot 3 PCIX 100/66
 176         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 180
 181 //On Board LSI scsi and NIC
 182         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|0, apicid_8131_1, 0x0);
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|1, apicid_8131_1, 0x1);
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 186
 187 //Slot 2 PCI-X 133/100/66
 188         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 189         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 190         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 191         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 192
 193 //Slot 1 PCI-X 133/100/66
 194         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 195         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 196         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 197         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 198
 199 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 200         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 201         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 202         /* There is no extension information... */
 203
 204         /* Compute the checksums */
 205         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 206         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 207         printk_debug("Wrote the mp table end at: %p - %p\n",
 208                 mc, smp_next_mpe_entry(mc));
 209         return smp_next_mpe_entry(mc);
 210 }
 211
 212 unsigned long write_smp_table(unsigned long addr)
 213 {
 214         void *v;
 215         v = smp_write_floating_table(addr);
 216         return (unsigned long)smp_write_config_table(v);
 217 }