src/mainboard/tyan/s4880/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses IRQ_SLOT_COUNT
   8 uses HAVE_OPTION_TABLE
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_MAX_PHYSICAL_CPUS
  11 uses CONFIG_LOGICAL_CPUS
  12 uses CONFIG_IOAPIC
  13 uses CONFIG_SMP
  14 uses FALLBACK_SIZE
  15 uses ROM_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_IMAGE_SIZE
  18 uses ROM_SECTION_SIZE
  19 uses ROM_SECTION_OFFSET
  20 uses CONFIG_ROM_PAYLOAD
  21 uses CONFIG_ROM_PAYLOAD_START
  22 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  23 uses CONFIG_PRECOMPRESSED_PAYLOAD
  24 uses PAYLOAD_SIZE
  25 uses _ROMBASE
  26 uses XIP_ROM_SIZE
  27 uses XIP_ROM_BASE
  28 uses STACK_SIZE
  29 uses HEAP_SIZE
  30 uses USE_OPTION_TABLE
  31 uses LB_CKS_RANGE_START
  32 uses LB_CKS_RANGE_END
  33 uses LB_CKS_LOC
  34 uses MAINBOARD
  35 uses MAINBOARD_PART_NUMBER
  36 uses MAINBOARD_VENDOR
  37 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  38 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  39 uses COREBOOT_EXTRA_VERSION
  40 uses _RAMBASE
  41 uses TTYS0_BAUD
  42 uses TTYS0_BASE
  43 uses TTYS0_LCS
  44 uses DEFAULT_CONSOLE_LOGLEVEL
  45 uses MAXIMUM_CONSOLE_LOGLEVEL
  46 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  47 uses CONFIG_CONSOLE_SERIAL8250
  48 uses HAVE_INIT_TIMER
  49 uses CONFIG_GDB_STUB
  50 uses CONFIG_GDB_STUB
  51 uses CROSS_COMPILE
  52 uses CC
  53 uses HOSTCC
  54 uses OBJCOPY
  55 uses CONFIG_CHIP_NAME
  56 uses CONFIG_CONSOLE_VGA
  57 uses CONFIG_PCI_ROM_RUN
  58 uses HW_MEM_HOLE_SIZEK
  59
  60 uses USE_DCACHE_RAM
  61 uses DCACHE_RAM_BASE
  62 uses DCACHE_RAM_SIZE
  63 uses CONFIG_USE_INIT
  64 uses CONFIG_USE_PRINTK_IN_CAR
  65
  66 uses ENABLE_APIC_EXT_ID
  67 uses APIC_ID_OFFSET
  68 uses LIFT_BSP_APIC_ID
  69
  70 ###
  71 ### Build options
  72 ###
  73
  74 ##
  75 ## ROM_SIZE is the size of boot ROM that this board will use.
  76 ##
  77 default ROM_SIZE=524288
  78
  79 ##
  80 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  81 ##
  82 #default FALLBACK_SIZE=131072
  83 #256K
  84 default FALLBACK_SIZE=0x40000
  85
  86 ##
  87 ## Build code for the fallback boot
  88 ##
  89 default HAVE_FALLBACK_BOOT=1
  90
  91 ##
  92 ## Build code to reset the motherboard from coreboot
  93 ##
  94 default HAVE_HARD_RESET=1
  95
  96 ##
  97 ## Build code to export a programmable irq routing table
  98 ##
  99 default HAVE_PIRQ_TABLE=1
 100 default IRQ_SLOT_COUNT=22
 101
 102 ##
 103 ## Build code to export an x86 MP table
 104 ## Useful for specifying IRQ routing values
 105 ##
 106 default HAVE_MP_TABLE=1
 107
 108 ##
 109 ## Build code to export a CMOS option table
 110 ##
 111 default HAVE_OPTION_TABLE=1
 112
 113 ##
 114 ## Move the default coreboot cmos range off of AMD RTC registers
 115 ##
 116 default LB_CKS_RANGE_START=49
 117 default LB_CKS_RANGE_END=122
 118 default LB_CKS_LOC=123
 119
 120 ##
 121 ## Build code for SMP support
 122 ## Only worry about 2 micro processors
 123 ##
 124 default CONFIG_SMP=1
 125 default CONFIG_MAX_CPUS=8
 126 default CONFIG_MAX_PHYSICAL_CPUS=4
 127 default CONFIG_LOGICAL_CPUS=1
 128
 129 #CHIP_NAME ?
 130 default CONFIG_CHIP_NAME=1
 131
 132 #1G memory hole
 133 default HW_MEM_HOLE_SIZEK=0x100000
 134
 135 #VGA Console
 136 default CONFIG_CONSOLE_VGA=1
 137 default CONFIG_PCI_ROM_RUN=1
 138
 139
 140 ##
 141 ## enable CACHE_AS_RAM specifics
 142 ##
 143 default USE_DCACHE_RAM=1
 144 default DCACHE_RAM_BASE=0xcf000
 145 default DCACHE_RAM_SIZE=0x1000
 146 default CONFIG_USE_INIT=0
 147
 148 default ENABLE_APIC_EXT_ID=1
 149 default APIC_ID_OFFSET=0x10
 150 default LIFT_BSP_APIC_ID=0
 151
 152
 153 ##
 154 ## Build code to setup a generic IOAPIC
 155 ##
 156 default CONFIG_IOAPIC=1
 157
 158 ##
 159 ## Clean up the motherboard id strings
 160 ##
 161 default MAINBOARD_VENDOR="Tyan"
 162 default MAINBOARD_PART_NUMBER="s4880"
 163 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 164 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x4880
 165
 166 ###
 167 ### coreboot layout values
 168 ###
 169
 170 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 171 default ROM_IMAGE_SIZE = 65536
 172
 173 ##
 174 ## Use a small 8K stack
 175 ##
 176 default STACK_SIZE=0x2000
 177
 178 ##
 179 ## Use a small 16K heap
 180 ##
 181 default HEAP_SIZE=0x4000
 182
 183 ##
 184 ## Only use the option table in a normal image
 185 ##
 186 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 187
 188 ##
 189 ## Coreboot C code runs at this location in RAM
 190 ##
 191 default _RAMBASE=0x00004000
 192
 193 ##
 194 ## Load the payload from the ROM
 195 ##
 196 default CONFIG_ROM_PAYLOAD = 1
 197
 198 ###
 199 ### Defaults of options that you may want to override in the target config file
 200 ###
 201
 202 ##
 203 ## The default compiler
 204 ##
 205 default CC="$(CROSS_COMPILE)gcc -m32"
 206 default HOSTCC="gcc"
 207
 208 ##
 209 ## Disable the gdb stub by default
 210 ##
 211 default CONFIG_GDB_STUB=0
 212
 213 default CONFIG_USE_PRINTK_IN_CAR=1
 214
 215 ##
 216 ## The Serial Console
 217 ##
 218
 219 # To Enable the Serial Console
 220 default CONFIG_CONSOLE_SERIAL8250=1
 221
 222 ## Select the serial console baud rate
 223 default TTYS0_BAUD=115200
 224 #default TTYS0_BAUD=57600
 225 #default TTYS0_BAUD=38400
 226 #default TTYS0_BAUD=19200
 227 #default TTYS0_BAUD=9600
 228 #default TTYS0_BAUD=4800
 229 #default TTYS0_BAUD=2400
 230 #default TTYS0_BAUD=1200
 231
 232 # Select the serial console base port
 233 default TTYS0_BASE=0x3f8
 234
 235 # Select the serial protocol
 236 # This defaults to 8 data bits, 1 stop bit, and no parity
 237 default TTYS0_LCS=0x3
 238
 239 ##
 240 ### Select the coreboot loglevel
 241 ##
 242 ## EMERG      1   system is unusable
 243 ## ALERT      2   action must be taken immediately
 244 ## CRIT       3   critical conditions
 245 ## ERR        4   error conditions
 246 ## WARNING    5   warning conditions
 247 ## NOTICE     6   normal but significant condition
 248 ## INFO       7   informational
 249 ## DEBUG      8   debug-level messages
 250 ## SPEW       9   Way too many details
 251
 252 ## Request this level of debugging output
 253 default  DEFAULT_CONSOLE_LOGLEVEL=8
 254 ## At a maximum only compile in this level of debugging
 255 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 256
 257 ##
 258 ## Select power on after power fail setting
 259 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 260
 261 ### End Options.lb
 262 #
 263 # ROMFS
 264 #
 265 #
 266 default CONFIG_ROMFS=0
 267 end