src/mainboard/tyan/s4880/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses FALLBACK_SIZE
  14 uses ROM_SIZE
  15 uses ROM_SECTION_SIZE
  16 uses ROM_IMAGE_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses PAYLOAD_SIZE
  24 uses _ROMBASE
  25 uses XIP_ROM_SIZE
  26 uses XIP_ROM_BASE
  27 uses STACK_SIZE
  28 uses HEAP_SIZE
  29 uses USE_OPTION_TABLE
  30 uses LB_CKS_RANGE_START
  31 uses LB_CKS_RANGE_END
  32 uses LB_CKS_LOC
  33 uses MAINBOARD
  34 uses MAINBOARD_PART_NUMBER
  35 uses MAINBOARD_VENDOR
  36 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  37 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  38 uses COREBOOT_EXTRA_VERSION
  39 uses _RAMBASE
  40 uses TTYS0_BAUD
  41 uses TTYS0_BASE
  42 uses TTYS0_LCS
  43 uses DEFAULT_CONSOLE_LOGLEVEL
  44 uses MAXIMUM_CONSOLE_LOGLEVEL
  45 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  46 uses CONFIG_CONSOLE_SERIAL8250
  47 uses HAVE_INIT_TIMER
  48 uses CONFIG_GDB_STUB
  49 uses CONFIG_GDB_STUB
  50 uses CROSS_COMPILE
  51 uses CC
  52 uses HOSTCC
  53 uses OBJCOPY
  54 uses CONFIG_CHIP_NAME
  55 uses CONFIG_CONSOLE_VGA
  56 uses CONFIG_PCI_ROM_RUN
  57 uses HW_MEM_HOLE_SIZEK
  58
  59 uses USE_DCACHE_RAM
  60 uses DCACHE_RAM_BASE
  61 uses DCACHE_RAM_SIZE
  62 uses CONFIG_USE_INIT
  63
  64 uses ENABLE_APIC_EXT_ID
  65 uses APIC_ID_OFFSET
  66 uses LIFT_BSP_APIC_ID
  67
  68 ###
  69 ### Build options
  70 ###
  71
  72 ##
  73 ## ROM_SIZE is the size of boot ROM that this board will use.
  74 ##
  75 default ROM_SIZE=524288
  76
  77 ##
  78 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  79 ##
  80 #default FALLBACK_SIZE=131072
  81 #256K
  82 default FALLBACK_SIZE=0x40000
  83
  84 ##
  85 ## Build code for the fallback boot
  86 ##
  87 default HAVE_FALLBACK_BOOT=1
  88
  89 ##
  90 ## Build code to reset the motherboard from coreboot
  91 ##
  92 default HAVE_HARD_RESET=1
  93
  94 ##
  95 ## Build code to export a programmable irq routing table
  96 ##
  97 default HAVE_PIRQ_TABLE=1
  98 default IRQ_SLOT_COUNT=22
  99
 100 ##
 101 ## Build code to export an x86 MP table
 102 ## Useful for specifying IRQ routing values
 103 ##
 104 default HAVE_MP_TABLE=1
 105
 106 ##
 107 ## Build code to export a CMOS option table
 108 ##
 109 default HAVE_OPTION_TABLE=1
 110
 111 ##
 112 ## Move the default coreboot cmos range off of AMD RTC registers
 113 ##
 114 default LB_CKS_RANGE_START=49
 115 default LB_CKS_RANGE_END=122
 116 default LB_CKS_LOC=123
 117
 118 ##
 119 ## Build code for SMP support
 120 ## Only worry about 2 micro processors
 121 ##
 122 default CONFIG_SMP=1
 123 default CONFIG_MAX_CPUS=8
 124 default CONFIG_MAX_PHYSICAL_CPUS=4
 125 default CONFIG_LOGICAL_CPUS=1
 126
 127 #CHIP_NAME ?
 128 default CONFIG_CHIP_NAME=1
 129
 130 #1G memory hole
 131 default HW_MEM_HOLE_SIZEK=0x100000
 132
 133 #VGA Console
 134 default CONFIG_CONSOLE_VGA=1
 135 default CONFIG_PCI_ROM_RUN=1
 136
 137
 138 ##
 139 ## enable CACHE_AS_RAM specifics
 140 ##
 141 default USE_DCACHE_RAM=1
 142 default DCACHE_RAM_BASE=0xcf000
 143 default DCACHE_RAM_SIZE=0x1000
 144 default CONFIG_USE_INIT=0
 145
 146 default ENABLE_APIC_EXT_ID=1
 147 default APIC_ID_OFFSET=0x10
 148 default LIFT_BSP_APIC_ID=0
 149
 150
 151 ##
 152 ## Build code to setup a generic IOAPIC
 153 ##
 154 default CONFIG_IOAPIC=1
 155
 156 ##
 157 ## Clean up the motherboard id strings
 158 ##
 159 default MAINBOARD_VENDOR="Tyan"
 160 default MAINBOARD_PART_NUMBER="s4880"
 161 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 162 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x4880
 163
 164 ###
 165 ### coreboot layout values
 166 ###
 167
 168 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 169 default ROM_IMAGE_SIZE = 65536
 170
 171 ##
 172 ## Use a small 8K stack
 173 ##
 174 default STACK_SIZE=0x2000
 175
 176 ##
 177 ## Use a small 16K heap
 178 ##
 179 default HEAP_SIZE=0x4000
 180
 181 ##
 182 ## Only use the option table in a normal image
 183 ##
 184 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 185
 186 ##
 187 ## Coreboot C code runs at this location in RAM
 188 ##
 189 default _RAMBASE=0x00004000
 190
 191 ##
 192 ## Load the payload from the ROM
 193 ##
 194 default CONFIG_ROM_PAYLOAD = 1
 195
 196 ###
 197 ### Defaults of options that you may want to override in the target config file
 198 ###
 199
 200 ##
 201 ## The default compiler
 202 ##
 203 default CC="$(CROSS_COMPILE)gcc -m32"
 204 default HOSTCC="gcc"
 205
 206 ##
 207 ## Disable the gdb stub by default
 208 ##
 209 default CONFIG_GDB_STUB=0
 210
 211 ##
 212 ## The Serial Console
 213 ##
 214
 215 # To Enable the Serial Console
 216 default CONFIG_CONSOLE_SERIAL8250=1
 217
 218 ## Select the serial console baud rate
 219 default TTYS0_BAUD=115200
 220 #default TTYS0_BAUD=57600
 221 #default TTYS0_BAUD=38400
 222 #default TTYS0_BAUD=19200
 223 #default TTYS0_BAUD=9600
 224 #default TTYS0_BAUD=4800
 225 #default TTYS0_BAUD=2400
 226 #default TTYS0_BAUD=1200
 227
 228 # Select the serial console base port
 229 default TTYS0_BASE=0x3f8
 230
 231 # Select the serial protocol
 232 # This defaults to 8 data bits, 1 stop bit, and no parity
 233 default TTYS0_LCS=0x3
 234
 235 ##
 236 ### Select the coreboot loglevel
 237 ##
 238 ## EMERG      1   system is unusable
 239 ## ALERT      2   action must be taken immediately
 240 ## CRIT       3   critical conditions
 241 ## ERR        4   error conditions
 242 ## WARNING    5   warning conditions
 243 ## NOTICE     6   normal but significant condition
 244 ## INFO       7   informational
 245 ## DEBUG      8   debug-level messages
 246 ## SPEW       9   Way too many details
 247
 248 ## Request this level of debugging output
 249 default  DEFAULT_CONSOLE_LOGLEVEL=8
 250 ## At a maximum only compile in this level of debugging
 251 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 252
 253 ##
 254 ## Select power on after power fail setting
 255 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 256
 257 ### End Options.lb
 258 end