src/mainboard/tyan/s2912_fam10/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #define ASSEMBLY 1
  23
  24
  25 #define RAMINIT_SYSINFO 1
  26
  27 #define FAM10_SCAN_PCI_BUS 0
  28 #define FAM10_ALLOCATE_IO_RANGE 1
  29
  30 #define QRANK_DIMM_SUPPORT 1
  31
  32 #if CONFIG_LOGICAL_CPUS==1
  33 #define SET_NB_CFG_54 1
  34 #endif
  35
  36 #define FAM10_SET_FIDVID 1
  37 #define FAM10_SET_FIDVID_CORE_RANGE 0
  38
  39 #define DBGP_DEFAULT 7
  40
  41 #include <stdint.h>
  42 #include <string.h>
  43 #include <device/pci_def.h>
  44 #include <device/pci_ids.h>
  45 #include <arch/io.h>
  46 #include <device/pnp_def.h>
  47 #include <arch/romcc_io.h>
  48 #include <cpu/x86/lapic.h>
  49 #include "option_table.h"
  50 #include "pc80/mc146818rtc_early.c"
  51 #include "pc80/serial.c"
  52 #include "arch/i386/lib/console.c"
  53 #if CONFIG_USBDEBUG_DIRECT
  54 #include "southbridge/nvidia/mcp55/mcp55_enable_usbdebug_direct.c"
  55 #include "pc80/usbdebug_direct_serial.c"
  56 #endif
  57 #include "lib/ramtest.c"
  58
  59 #include <cpu/amd/model_10xxx_rev.h>
  60
  61 #include "southbridge/nvidia/mcp55/mcp55_early_smbus.c"
  62 #include "northbridge/amd/amdfam10/raminit.h"
  63 #include "northbridge/amd/amdfam10/amdfam10.h"
  64
  65 #include "cpu/x86/lapic/boot_cpu.c"
  66 #include "northbridge/amd/amdfam10/reset_test.c"
  67 #include "superio/winbond/w83627hf/w83627hf_early_serial.c"
  68 #include "superio/winbond/w83627hf/w83627hf_early_init.c"
  69
  70 #include "cpu/x86/bist.h"
  71
  72 #include "northbridge/amd/amdfam10/debug.c"
  73
  74 #include "cpu/amd/mtrr/amd_earlymtrr.c"
  75
  76 #include "northbridge/amd/amdfam10/setup_resource_map.c"
  77
  78 #define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)
  79
  80 #include "southbridge/nvidia/mcp55/mcp55_early_ctrl.c"
  81
  82 static void memreset_setup(void)
  83 {
  84 }
  85
  86 static void memreset(int controllers, const struct mem_controller *ctrl)
  87 {
  88 }
  89
  90 static inline void activate_spd_rom(const struct mem_controller *ctrl)
  91 {
  92         /* nothing to do */
  93 }
  94
  95 static inline int spd_read_byte(unsigned device, unsigned address)
  96 {
  97         return smbus_read_byte(device, address);
  98 }
  99
 100 #include "northbridge/amd/amdfam10/amdfam10.h"
 101 #include "northbridge/amd/amdht/ht_wrapper.c"
 102
 103 #include "northbridge/amd/amdfam10/raminit_sysinfo_in_ram.c"
 104 #include "northbridge/amd/amdfam10/raminit_amdmct.c"
 105 #include "northbridge/amd/amdfam10/amdfam10_pci.c"
 106
 107 #include "resourcemap.c"
 108
 109 #include "cpu/amd/quadcore/quadcore.c"
 110
 111 #define MCP55_NUM 1
 112 #define MCP55_USE_NIC 1
 113
 114 #define MCP55_PCI_E_X_0 1
 115
 116 #define MCP55_MB_SETUP \
 117         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x44,/* GPIO38 PCI_REQ3 */ \
 118         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x44,/* GPIO39 PCI_GNT3 */ \
 119         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x44,/* GPIO40 PCI_GNT2 */ \
 120         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x44,/* GPIO41 PCI_REQ2 */ \
 121         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \
 122         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */
 123
 124 #include "southbridge/nvidia/mcp55/mcp55_early_setup_ss.h"
 125 #include "southbridge/nvidia/mcp55/mcp55_early_setup_car.c"
 126
 127 #include "cpu/amd/car/copy_and_run.c"
 128
 129 #include "cpu/amd/car/post_cache_as_ram.c"
 130
 131 #include "cpu/amd/model_10xxx/init_cpus.c"
 132
 133 #include "cpu/amd/model_10xxx/fidvid.c"
 134
 135 #include "southbridge/nvidia/mcp55/mcp55_enable_rom.c"
 136 #include "northbridge/amd/amdfam10/early_ht.c"
 137
 138 static void sio_setup(void)
 139 {
 140         unsigned value;
 141         uint32_t dword;
 142         uint8_t byte;
 143
 144         byte = pci_read_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b);
 145         byte |= 0x20;
 146         pci_write_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b, byte);
 147
 148         dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0);
 149         /*serial 0 */
 150         dword |= (1<<0);
 151         pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0, dword);
 152
 153         dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa4);
 154         dword |= (1<<16);
 155         pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa4, dword);
 156
 157 }
 158
 159 #include "spd_addr.h"
 160 #include "cpu/amd/microcode/microcode.c"
 161 #include "cpu/amd/model_10xxx/update_microcode.c"
 162
 163 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
 164 {
 165         struct sys_info *sysinfo = (struct sys_info *)(CONFIG_DCACHE_RAM_BASE + CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE);
 166
 167         u32 bsp_apicid = 0;
 168         u32 val;
 169         u32 wants_reset;
 170         msr_t msr;
 171
 172         if (!cpu_init_detectedx && boot_cpu()) {
 173                 /* Nothing special needs to be done to find bus 0 */
 174                 /* Allow the HT devices to be found */
 175
 176                 set_bsp_node_CHtExtNodeCfgEn();
 177                 enumerate_ht_chain();
 178
 179                 sio_setup();
 180
 181                 /* Setup the mcp55 */
 182                 mcp55_enable_rom();
 183         }
 184
 185         post_code(0x30);
 186
 187         if (bist == 0) {
 188                 bsp_apicid = init_cpus(cpu_init_detectedx, sysinfo);
 189         }
 190
 191         post_code(0x32);
 192
 193         w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
 194         uart_init();
 195         console_init();
 196         printk(BIOS_DEBUG, "\n");
 197
 198         /* Halt if there was a built in self test failure */
 199         report_bist_failure(bist);
 200
 201 #if CONFIG_USBDEBUG_DIRECT
 202         mcp55_enable_usbdebug_direct(DBGP_DEFAULT);
 203         early_usbdebug_direct_init();
 204 #endif
 205
 206         val = cpuid_eax(1);
 207         printk(BIOS_DEBUG, "BSP Family_Model: %08x\n", val);
 208         printk(BIOS_DEBUG, "*sysinfo range: [%p,%p]\n",sysinfo,sysinfo+1);
 209         printk(BIOS_DEBUG, "bsp_apicid = %02x\n", bsp_apicid);
 210         printk(BIOS_DEBUG, "cpu_init_detectedx = %08lx\n", cpu_init_detectedx);
 211
 212         /* Setup sysinfo defaults */
 213         set_sysinfo_in_ram(0);
 214
 215         update_microcode(val);
 216         post_code(0x33);
 217
 218         cpuSetAMDMSR();
 219         post_code(0x34);
 220
 221         amd_ht_init(sysinfo);
 222         post_code(0x35);
 223
 224         /* Setup nodes PCI space and start core 0 AP init. */
 225         finalize_node_setup(sysinfo);
 226
 227         /* Setup any mainboard PCI settings etc. */
 228         setup_mb_resource_map();
 229         post_code(0x36);
 230
 231         /* wait for all the APs core0 started by finalize_node_setup. */
 232         /* FIXME: A bunch of cores are going to start output to serial at once.
 233          * It would be nice to fixup prink spinlocks for ROM XIP mode.
 234          * I think it could be done by putting the spinlock flag in the cache
 235          * of the BSP located right after sysinfo.
 236          */
 237         wait_all_core0_started();
 238
 239 #if CONFIG_LOGICAL_CPUS==1
 240         /* Core0 on each node is configured. Now setup any additional cores. */
 241         printk(BIOS_DEBUG, "start_other_cores()\n");
 242         start_other_cores();
 243         post_code(0x37);
 244         wait_all_other_cores_started(bsp_apicid);
 245 #endif
 246
 247         post_code(0x38);
 248
 249 #if FAM10_SET_FIDVID == 1
 250         msr = rdmsr(0xc0010071);
 251         printk(BIOS_DEBUG, "\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
 252
 253         /* FIXME: The sb fid change may survive the warm reset and only
 254          * need to be done once.*/
 255         enable_fid_change_on_sb(sysinfo->sbbusn, sysinfo->sbdn);
 256
 257         post_code(0x39);
 258
 259         if (!warm_reset_detect(0)) {                    // BSP is node 0
 260                 init_fidvid_bsp(bsp_apicid, sysinfo->nodes);
 261         } else {
 262                 init_fidvid_stage2(bsp_apicid, 0);      // BSP is node 0
 263         }
 264
 265         post_code(0x3A);
 266
 267         /* show final fid and vid */
 268         msr=rdmsr(0xc0010071);
 269         printk(BIOS_DEBUG, "End FIDVIDMSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);
 270 #endif
 271
 272         wants_reset = mcp55_early_setup_x();
 273
 274         /* Reset for HT, FIDVID, PLL and errata changes to take affect. */
 275         if (!warm_reset_detect(0)) {
 276                 print_info("...WARM RESET...\n\n\n");
 277                 soft_reset();
 278                 die("After soft_reset_x - shouldn't see this message!!!\n");
 279         }
 280
 281         if (wants_reset)
 282                 printk(BIOS_DEBUG, "mcp55_early_setup_x wanted additional reset!\n");
 283
 284         post_code(0x3B);
 285
 286         /* It's the time to set ctrl in sysinfo now; */
 287         printk(BIOS_DEBUG, "fill_mem_ctrl()\n");
 288         fill_mem_ctrl(sysinfo->nodes, sysinfo->ctrl, spd_addr);
 289         post_code(0x3D);
 290
 291         printk(BIOS_DEBUG, "enable_smbus()\n");
 292         enable_smbus();
 293         post_code(0x3E);
 294
 295         memreset_setup();
 296         post_code(0x40);
 297
 298         printk(BIOS_DEBUG, "raminit_amdmct()\n");
 299         raminit_amdmct(sysinfo);
 300         post_code(0x41);
 301
 302         printk(BIOS_DEBUG, "\n*** Yes, the copy/decompress is taking a while, FIXME!\n");
 303         post_cache_as_ram();    // BSP switch stack to ram, copy then execute LB.
 304         post_code(0x43);        // Should never see this post code.
 305 }
 306