src/mainboard/tyan/s2895/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_CBFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses USE_FAILOVER_IMAGE
   7 uses HAVE_FAILOVER_BOOT
   8 uses HAVE_HARD_RESET
   9 uses IRQ_SLOT_COUNT
  10 uses HAVE_OPTION_TABLE
  11 uses CONFIG_MAX_CPUS
  12 uses CONFIG_MAX_PHYSICAL_CPUS
  13 uses CONFIG_LOGICAL_CPUS
  14 uses CONFIG_IOAPIC
  15 uses CONFIG_SMP
  16 uses FALLBACK_SIZE
  17 uses FAILOVER_SIZE
  18 uses ROM_SIZE
  19 uses ROM_SECTION_SIZE
  20 uses ROM_IMAGE_SIZE
  21 uses ROM_SECTION_SIZE
  22 uses ROM_SECTION_OFFSET
  23 uses CONFIG_ROM_PAYLOAD
  24 uses CONFIG_ROM_PAYLOAD_START
  25 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  26 uses CONFIG_PRECOMPRESSED_PAYLOAD
  27 uses PAYLOAD_SIZE
  28 uses _ROMBASE
  29 uses XIP_ROM_SIZE
  30 uses XIP_ROM_BASE
  31 uses STACK_SIZE
  32 uses HEAP_SIZE
  33 uses USE_OPTION_TABLE
  34 uses LB_CKS_RANGE_START
  35 uses LB_CKS_RANGE_END
  36 uses LB_CKS_LOC
  37 uses HAVE_ACPI_TABLES
  38 uses HAVE_ACPI_RESUME
  39 uses HAVE_HIGH_TABLES
  40 uses HAVE_LOW_TABLES
  41 uses CONFIG_MULTIBOOT
  42 uses HAVE_SMI_HANDLER
  43 uses MAINBOARD
  44 uses MAINBOARD_PART_NUMBER
  45 uses MAINBOARD_VENDOR
  46 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  47 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  48 uses COREBOOT_EXTRA_VERSION
  49 uses _RAMBASE
  50 uses CONFIG_GDB_STUB
  51 uses CROSS_COMPILE
  52 uses CC
  53 uses HOSTCC
  54 uses OBJCOPY
  55 uses TTYS0_BAUD
  56 uses TTYS0_BASE
  57 uses TTYS0_LCS
  58 uses DEFAULT_CONSOLE_LOGLEVEL
  59 uses MAXIMUM_CONSOLE_LOGLEVEL
  60 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  61 uses CONFIG_CONSOLE_SERIAL8250
  62 uses HAVE_INIT_TIMER
  63 uses CONFIG_GDB_STUB
  64 uses CONFIG_CONSOLE_VGA
  65 uses CONFIG_VGA_ROM_RUN
  66 uses CONFIG_PCI_ROM_RUN
  67 uses HW_MEM_HOLE_SIZEK
  68 uses K8_HT_FREQ_1G_SUPPORT
  69
  70 uses USE_DCACHE_RAM
  71 uses DCACHE_RAM_BASE
  72 uses DCACHE_RAM_SIZE
  73 uses CONFIG_USE_INIT
  74 uses CONFIG_USE_PRINTK_IN_CAR
  75
  76 uses SERIAL_CPU_INIT
  77
  78 uses ENABLE_APIC_EXT_ID
  79 uses APIC_ID_OFFSET
  80 uses LIFT_BSP_APIC_ID
  81
  82 uses HT_CHAIN_UNITID_BASE
  83 uses HT_CHAIN_END_UNITID_BASE
  84 uses SB_HT_CHAIN_ON_BUS0
  85 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  86
  87 uses CONFIG_LB_MEM_TOPK
  88
  89 ## ROM_SIZE is the size of boot ROM that this board will use.
  90 default ROM_SIZE=1024*1024
  91
  92 ##
  93 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  94 ##
  95 #default FALLBACK_SIZE=131072
  96 #default FALLBACK_SIZE=0x40000
  97
  98 #FALLBACK: 256K-4K
  99 default FALLBACK_SIZE=0x3f000
 100 #FAILOVER: 4K
 101 default FAILOVER_SIZE=0x01000
 102
 103 #more 1M for pgtbl
 104 default CONFIG_LB_MEM_TOPK=2048
 105
 106 ##
 107 ## Build code for the fallback boot
 108 ##
 109 default HAVE_FALLBACK_BOOT=1
 110 default HAVE_FAILOVER_BOOT=1
 111
 112 ##
 113 ## Build code to reset the motherboard from coreboot
 114 ##
 115 default HAVE_HARD_RESET=1
 116
 117 ##
 118 ## Build SMI handler
 119 ##
 120 default HAVE_SMI_HANDLER=0
 121
 122 ##
 123 ## Build code to export a programmable irq routing table
 124 ##
 125 default HAVE_PIRQ_TABLE=1
 126 default IRQ_SLOT_COUNT=11
 127
 128 ##
 129 ## Build code to export an x86 MP table
 130 ## Useful for specifying IRQ routing values
 131 ##
 132 default HAVE_MP_TABLE=1
 133
 134 ##
 135 ## Build code to provide ACPI support
 136 ##
 137 default HAVE_ACPI_TABLES=1
 138 default HAVE_LOW_TABLES=1
 139 default HAVE_HIGH_TABLES=1
 140 default CONFIG_MULTIBOOT=0
 141
 142 ##
 143 ## Build code to export a CMOS option table
 144 ##
 145 default HAVE_OPTION_TABLE=1
 146
 147 ##
 148 ## Move the default coreboot cmos range off of AMD RTC registers
 149 ##
 150 default LB_CKS_RANGE_START=49
 151 default LB_CKS_RANGE_END=122
 152 default LB_CKS_LOC=123
 153
 154 #VGA Console
 155 default CONFIG_CONSOLE_VGA=1
 156 default CONFIG_PCI_ROM_RUN=1
 157 default CONFIG_VGA_ROM_RUN=1
 158
 159 ##
 160 ## Build code for SMP support
 161 ## Only worry about 2 micro processors
 162 ##
 163 default CONFIG_SMP=1
 164 default CONFIG_MAX_CPUS=4
 165 default CONFIG_MAX_PHYSICAL_CPUS=2
 166 default CONFIG_LOGICAL_CPUS=1
 167
 168 default SERIAL_CPU_INIT=0
 169
 170 #1G memory hole
 171 default HW_MEM_HOLE_SIZEK=0x100000
 172
 173 ##HT Unit ID offset, default is 1, the typical one
 174 default HT_CHAIN_UNITID_BASE=0x0
 175
 176 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 177 #default HT_CHAIN_END_UNITID_BASE=0x0
 178
 179 #make the SB HT chain on bus 0, default is not (0)
 180 default SB_HT_CHAIN_ON_BUS0=2
 181
 182 ##only offset for SB chain?, default is yes(1)
 183 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 184
 185 #Opteron K8 1G HT Support
 186 default K8_HT_FREQ_1G_SUPPORT=1
 187
 188 #VGA Console
 189 default CONFIG_CONSOLE_VGA=1
 190 default CONFIG_PCI_ROM_RUN=1
 191
 192 ##
 193 ## enable CACHE_AS_RAM specifics
 194 ##
 195 default USE_DCACHE_RAM=1
 196 default DCACHE_RAM_BASE=0xcf000
 197 default DCACHE_RAM_SIZE=0x1000
 198 default CONFIG_USE_INIT=0
 199
 200 default ENABLE_APIC_EXT_ID=0
 201 default APIC_ID_OFFSET=0x10
 202 default LIFT_BSP_APIC_ID=0
 203
 204
 205 ##
 206 ## Build code to setup a generic IOAPIC
 207 ##
 208 default CONFIG_IOAPIC=1
 209
 210 ##
 211 ## Clean up the motherboard id strings
 212 ##
 213 default MAINBOARD_PART_NUMBER="s2895"
 214 default MAINBOARD_VENDOR="Tyan"
 215 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 216 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2895
 217
 218 ###
 219 ### coreboot layout values
 220 ###
 221
 222 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 223 default ROM_IMAGE_SIZE = 65536
 224
 225 ##
 226 ## Use a small 8K stack
 227 ##
 228 default STACK_SIZE=0x2000
 229
 230 ##
 231 ## Use a small 16K heap
 232 ##
 233 default HEAP_SIZE=0x4000
 234
 235 ##
 236 ## Only use the option table in a normal image
 237 ##
 238 default USE_OPTION_TABLE = (!USE_FALLBACK_IMAGE) && (!USE_FAILOVER_IMAGE )
 239
 240 ##
 241 ## Coreboot C code runs at this location in RAM
 242 ##
 243 default _RAMBASE=0x00100000
 244
 245 ##
 246 ## Load the payload from the ROM
 247 ##
 248 default CONFIG_ROM_PAYLOAD = 1
 249
 250 ###
 251 ### Defaults of options that you may want to override in the target config file
 252 ###
 253
 254 ##
 255 ## The default compiler
 256 ##
 257 default CC="$(CROSS_COMPILE)gcc -m32"
 258 default HOSTCC="gcc"
 259
 260 ##
 261 ## Disable the gdb stub by default
 262 ##
 263 default CONFIG_GDB_STUB=0
 264
 265 default CONFIG_USE_PRINTK_IN_CAR=1
 266
 267 ##
 268 ## The Serial Console
 269 ##
 270
 271 # To Enable the Serial Console
 272 default CONFIG_CONSOLE_SERIAL8250=1
 273
 274 ## Select the serial console baud rate
 275 default TTYS0_BAUD=115200
 276 #default TTYS0_BAUD=57600
 277 #default TTYS0_BAUD=38400
 278 #default TTYS0_BAUD=19200
 279 #default TTYS0_BAUD=9600
 280 #default TTYS0_BAUD=4800
 281 #default TTYS0_BAUD=2400
 282 #default TTYS0_BAUD=1200
 283
 284 # Select the serial console base port
 285 default TTYS0_BASE=0x3f8
 286
 287 # Select the serial protocol
 288 # This defaults to 8 data bits, 1 stop bit, and no parity
 289 default TTYS0_LCS=0x3
 290
 291 ##
 292 ### Select the coreboot loglevel
 293 ##
 294 ## EMERG      1   system is unusable
 295 ## ALERT      2   action must be taken immediately
 296 ## CRIT       3   critical conditions
 297 ## ERR        4   error conditions
 298 ## WARNING    5   warning conditions
 299 ## NOTICE     6   normal but significant condition
 300 ## INFO       7   informational
 301 ## DEBUG      8   debug-level messages
 302 ## SPEW       9   Way too many details
 303
 304 ## Request this level of debugging output
 305 default  DEFAULT_CONSOLE_LOGLEVEL=8
 306 ## At a maximum only compile in this level of debugging
 307 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 308
 309 ##
 310 ## Select power on after power fail setting
 311 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 312
 313 ### End Options.lb
 314 #
 315 # CBFS
 316 #
 317 #
 318 default CONFIG_CBFS=0
 319 end