- See Issue Tracker id-15 "lnxi-patch-15".
[coreboot.git] / src / mainboard / tyan / s2895 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses IRQ_SLOT_COUNT
7 uses HAVE_OPTION_TABLE
8 uses CONFIG_MAX_CPUS
9 uses CONFIG_MAX_PHYSICAL_CPUS
10 uses CONFIG_LOGICAL_CPUS
11 uses CONFIG_IOAPIC
12 uses CONFIG_SMP
13 uses FALLBACK_SIZE
14 uses ROM_SIZE
15 uses ROM_SECTION_SIZE
16 uses ROM_IMAGE_SIZE
17 uses ROM_SECTION_SIZE
18 uses ROM_SECTION_OFFSET
19 uses CONFIG_ROM_STREAM
20 uses CONFIG_ROM_STREAM_START
21 uses PAYLOAD_SIZE
22 uses _ROMBASE
23 uses XIP_ROM_SIZE
24 uses XIP_ROM_BASE
25 uses STACK_SIZE
26 uses HEAP_SIZE
27 uses USE_OPTION_TABLE
28 uses LB_CKS_RANGE_START
29 uses LB_CKS_RANGE_END
30 uses LB_CKS_LOC
31 uses MAINBOARD
32 uses MAINBOARD_PART_NUMBER
33 uses MAINBOARD_VENDOR
34 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
35 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID 
36 uses LINUXBIOS_EXTRA_VERSION
37 uses _RAMBASE
38 uses CONFIG_GDB_STUB
39 uses CROSS_COMPILE
40 uses CC
41 uses HOSTCC
42 uses OBJCOPY
43 uses TTYS0_BAUD
44 uses TTYS0_BASE
45 uses TTYS0_LCS
46 uses DEFAULT_CONSOLE_LOGLEVEL
47 uses MAXIMUM_CONSOLE_LOGLEVEL
48 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
49 uses CONFIG_CONSOLE_SERIAL8250
50 uses HAVE_INIT_TIMER
51 uses CONFIG_GDB_STUB
52 uses CONFIG_CHIP_NAME
53 uses CONFIG_CONSOLE_VGA
54 uses CONFIG_PCI_ROM_RUN
55 uses K8_E0_MEM_HOLE_SIZEK
56
57 uses CK804_DEVN_BASE
58
59 uses USE_DCACHE_RAM
60 uses DCACHE_RAM_BASE
61 uses DCACHE_RAM_SIZE
62 uses CONFIG_USE_INIT
63
64 ## ROM_SIZE is the size of boot ROM that this board will use.
65 #512K bytes 
66 default ROM_SIZE=524288
67
68 #1M bytes
69 #default ROM_SIZE=1048576
70
71 ##
72 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
73 ##
74 default FALLBACK_SIZE=131072
75
76 ###
77 ### Build options
78 ###
79
80 ##
81 ## Build code for the fallback boot
82 ##
83 default HAVE_FALLBACK_BOOT=1
84
85 ##
86 ## Build code to reset the motherboard from linuxBIOS
87 ##
88 default HAVE_HARD_RESET=1
89
90 ##
91 ## Build code to export a programmable irq routing table
92 ##
93 default HAVE_PIRQ_TABLE=1
94 default IRQ_SLOT_COUNT=11
95
96 ##
97 ## Build code to export an x86 MP table
98 ## Useful for specifying IRQ routing values
99 ##
100 default HAVE_MP_TABLE=1
101
102 ##
103 ## Build code to export a CMOS option table
104 ##
105 default HAVE_OPTION_TABLE=1
106
107 ##
108 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
109 ##
110 default LB_CKS_RANGE_START=49
111 default LB_CKS_RANGE_END=122
112 default LB_CKS_LOC=123
113
114 ##
115 ## Build code for SMP support
116 ## Only worry about 2 micro processors
117 ##
118 default CONFIG_SMP=1
119 default CONFIG_MAX_CPUS=4
120 default CONFIG_MAX_PHYSICAL_CPUS=2
121 default CONFIG_LOGICAL_CPUS=1
122
123 #CHIP_NAME ?
124 #default CONFIG_CHIP_NAME=1
125
126 #1G memory hole
127 default K8_E0_MEM_HOLE_SIZEK=0x100000
128
129 #CK804 setting
130 #default CK804_DEVN_BASE=0
131
132 #VGA
133 default CONFIG_CONSOLE_VGA=1
134 default CONFIG_PCI_ROM_RUN=1
135
136 ##
137 ## enable CACHE_AS_RAM specifics
138 ##
139 default USE_DCACHE_RAM=0
140 default DCACHE_RAM_BASE=0xcf000
141 default DCACHE_RAM_SIZE=0x1000
142 default CONFIG_USE_INIT=0
143
144 ##
145 ## Build code to setup a generic IOAPIC
146 ##
147 default CONFIG_IOAPIC=1
148
149 ##
150 ## Clean up the motherboard id strings
151 ##
152 default MAINBOARD_PART_NUMBER="s2895"
153 default MAINBOARD_VENDOR="Tyan"
154 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
155 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2895
156
157 ###
158 ### LinuxBIOS layout values
159 ###
160
161 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
162 default ROM_IMAGE_SIZE = 65536
163
164 ##
165 ## Use a small 8K stack
166 ##
167 default STACK_SIZE=0x2000
168
169 ##
170 ## Use a small 16K heap
171 ##
172 default HEAP_SIZE=0x4000
173
174 ##
175 ## Only use the option table in a normal image
176 ##
177 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
178
179 ##
180 ## LinuxBIOS C code runs at this location in RAM
181 ##
182 default _RAMBASE=0x00004000
183
184 ##
185 ## Load the payload from the ROM
186 ##
187 default CONFIG_ROM_STREAM = 1
188
189 ###
190 ### Defaults of options that you may want to override in the target config file
191 ### 
192
193 ##
194 ## The default compiler
195 ##
196 default CC="$(CROSS_COMPILE)gcc -m32"
197 default HOSTCC="gcc"
198
199 ##
200 ## Disable the gdb stub by default
201 ## 
202 default CONFIG_GDB_STUB=0
203
204 ##
205 ## The Serial Console
206 ##
207
208 # To Enable the Serial Console
209 default CONFIG_CONSOLE_SERIAL8250=1
210
211 ## Select the serial console baud rate
212 default TTYS0_BAUD=115200
213 #default TTYS0_BAUD=57600
214 #default TTYS0_BAUD=38400
215 #default TTYS0_BAUD=19200
216 #default TTYS0_BAUD=9600
217 #default TTYS0_BAUD=4800
218 #default TTYS0_BAUD=2400
219 #default TTYS0_BAUD=1200
220
221 # Select the serial console base port
222 default TTYS0_BASE=0x3f8
223
224 # Select the serial protocol
225 # This defaults to 8 data bits, 1 stop bit, and no parity
226 default TTYS0_LCS=0x3
227
228 ##
229 ### Select the linuxBIOS loglevel
230 ##
231 ## EMERG      1   system is unusable               
232 ## ALERT      2   action must be taken immediately 
233 ## CRIT       3   critical conditions              
234 ## ERR        4   error conditions                 
235 ## WARNING    5   warning conditions               
236 ## NOTICE     6   normal but significant condition 
237 ## INFO       7   informational                    
238 ## DEBUG      8   debug-level messages             
239 ## SPEW       9   Way too many details             
240
241 ## Request this level of debugging output
242 default  DEFAULT_CONSOLE_LOGLEVEL=8
243 ## At a maximum only compile in this level of debugging
244 default  MAXIMUM_CONSOLE_LOGLEVEL=8
245
246 ##
247 ## Select power on after power fail setting
248 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
249
250 ### End Options.lb
251 end