src/mainboard/tyan/s2895/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses USE_FAILOVER_IMAGE
   6 uses HAVE_FAILOVER_BOOT
   7 uses HAVE_HARD_RESET
   8 uses IRQ_SLOT_COUNT
   9 uses HAVE_OPTION_TABLE
  10 uses CONFIG_MAX_CPUS
  11 uses CONFIG_MAX_PHYSICAL_CPUS
  12 uses CONFIG_LOGICAL_CPUS
  13 uses CONFIG_IOAPIC
  14 uses CONFIG_SMP
  15 uses FALLBACK_SIZE
  16 uses FAILOVER_SIZE
  17 uses ROM_SIZE
  18 uses ROM_SECTION_SIZE
  19 uses ROM_IMAGE_SIZE
  20 uses ROM_SECTION_SIZE
  21 uses ROM_SECTION_OFFSET
  22 uses CONFIG_ROM_PAYLOAD
  23 uses CONFIG_ROM_PAYLOAD_START
  24 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  25 uses CONFIG_PRECOMPRESSED_PAYLOAD
  26 uses PAYLOAD_SIZE
  27 uses _ROMBASE
  28 uses XIP_ROM_SIZE
  29 uses XIP_ROM_BASE
  30 uses STACK_SIZE
  31 uses HEAP_SIZE
  32 uses USE_OPTION_TABLE
  33 uses LB_CKS_RANGE_START
  34 uses LB_CKS_RANGE_END
  35 uses LB_CKS_LOC
  36 uses HAVE_ACPI_TABLES
  37 uses HAVE_MAINBOARD_RESOURCES
  38 uses HAVE_HIGH_TABLES
  39 uses HAVE_LOW_TABLES
  40 uses CONFIG_MULTIBOOT
  41 uses HAVE_SMI_HANDLER
  42 uses MAINBOARD
  43 uses MAINBOARD_PART_NUMBER
  44 uses MAINBOARD_VENDOR
  45 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  46 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  47 uses COREBOOT_EXTRA_VERSION
  48 uses _RAMBASE
  49 uses CONFIG_GDB_STUB
  50 uses CROSS_COMPILE
  51 uses CC
  52 uses HOSTCC
  53 uses OBJCOPY
  54 uses TTYS0_BAUD
  55 uses TTYS0_BASE
  56 uses TTYS0_LCS
  57 uses DEFAULT_CONSOLE_LOGLEVEL
  58 uses MAXIMUM_CONSOLE_LOGLEVEL
  59 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  60 uses CONFIG_CONSOLE_SERIAL8250
  61 uses HAVE_INIT_TIMER
  62 uses CONFIG_GDB_STUB
  63 uses CONFIG_CHIP_NAME
  64 uses CONFIG_CONSOLE_VGA
  65 uses CONFIG_VGA_ROM_RUN
  66 uses CONFIG_PCI_ROM_RUN
  67 uses HW_MEM_HOLE_SIZEK
  68 uses K8_HT_FREQ_1G_SUPPORT
  69
  70 uses USE_DCACHE_RAM
  71 uses DCACHE_RAM_BASE
  72 uses DCACHE_RAM_SIZE
  73 uses CONFIG_USE_INIT
  74 uses CONFIG_USE_PRINTK_IN_CAR
  75
  76 uses SERIAL_CPU_INIT
  77
  78 uses ENABLE_APIC_EXT_ID
  79 uses APIC_ID_OFFSET
  80 uses LIFT_BSP_APIC_ID
  81
  82 uses HT_CHAIN_UNITID_BASE
  83 uses HT_CHAIN_END_UNITID_BASE
  84 uses SB_HT_CHAIN_ON_BUS0
  85 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  86
  87 uses CONFIG_LB_MEM_TOPK
  88
  89 ## ROM_SIZE is the size of boot ROM that this board will use.
  90 default ROM_SIZE=1024*1024
  91
  92 ##
  93 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  94 ##
  95 #default FALLBACK_SIZE=131072
  96 #default FALLBACK_SIZE=0x40000
  97
  98 #FALLBACK: 256K-4K
  99 default FALLBACK_SIZE=0x3f000
 100 #FAILOVER: 4K
 101 default FAILOVER_SIZE=0x01000
 102
 103 #more 1M for pgtbl
 104 default CONFIG_LB_MEM_TOPK=2048
 105
 106 ##
 107 ## Build code for the fallback boot
 108 ##
 109 default HAVE_FALLBACK_BOOT=1
 110 default HAVE_FAILOVER_BOOT=1
 111
 112 ##
 113 ## Build code to reset the motherboard from coreboot
 114 ##
 115 default HAVE_HARD_RESET=1
 116
 117 ##
 118 ## Build SMI handler
 119 ##
 120 default HAVE_SMI_HANDLER=0
 121
 122 ##
 123 ## Build code to export a programmable irq routing table
 124 ##
 125 default HAVE_PIRQ_TABLE=1
 126 default IRQ_SLOT_COUNT=11
 127
 128 ##
 129 ## Build code to export an x86 MP table
 130 ## Useful for specifying IRQ routing values
 131 ##
 132 default HAVE_MP_TABLE=1
 133
 134 ##
 135 ## Build code to provide ACPI support
 136 ##
 137 default HAVE_ACPI_TABLES=1
 138 default HAVE_LOW_TABLES=1
 139 default HAVE_MAINBOARD_RESOURCES=1
 140 default HAVE_HIGH_TABLES=0
 141 default CONFIG_MULTIBOOT=0
 142
 143 ##
 144 ## Build code to export a CMOS option table
 145 ##
 146 default HAVE_OPTION_TABLE=1
 147
 148 ##
 149 ## Move the default coreboot cmos range off of AMD RTC registers
 150 ##
 151 default LB_CKS_RANGE_START=49
 152 default LB_CKS_RANGE_END=122
 153 default LB_CKS_LOC=123
 154
 155 #VGA Console
 156 default CONFIG_CONSOLE_VGA=1
 157 default CONFIG_PCI_ROM_RUN=1
 158 default CONFIG_VGA_ROM_RUN=1
 159
 160 ##
 161 ## Build code for SMP support
 162 ## Only worry about 2 micro processors
 163 ##
 164 default CONFIG_SMP=1
 165 default CONFIG_MAX_CPUS=4
 166 default CONFIG_MAX_PHYSICAL_CPUS=2
 167 default CONFIG_LOGICAL_CPUS=1
 168
 169 default SERIAL_CPU_INIT=0
 170
 171 #CHIP_NAME ?
 172 #default CONFIG_CHIP_NAME=1
 173
 174 #1G memory hole
 175 default HW_MEM_HOLE_SIZEK=0x100000
 176
 177 ##HT Unit ID offset, default is 1, the typical one
 178 default HT_CHAIN_UNITID_BASE=0x0
 179
 180 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 181 #default HT_CHAIN_END_UNITID_BASE=0x0
 182
 183 #make the SB HT chain on bus 0, default is not (0)
 184 default SB_HT_CHAIN_ON_BUS0=2
 185
 186 ##only offset for SB chain?, default is yes(1)
 187 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 188
 189 #Opteron K8 1G HT Support
 190 default K8_HT_FREQ_1G_SUPPORT=1
 191
 192 #VGA Console
 193 default CONFIG_CONSOLE_VGA=1
 194 default CONFIG_PCI_ROM_RUN=1
 195
 196 ##
 197 ## enable CACHE_AS_RAM specifics
 198 ##
 199 default USE_DCACHE_RAM=1
 200 default DCACHE_RAM_BASE=0xcf000
 201 default DCACHE_RAM_SIZE=0x1000
 202 default CONFIG_USE_INIT=0
 203
 204 default ENABLE_APIC_EXT_ID=0
 205 default APIC_ID_OFFSET=0x10
 206 default LIFT_BSP_APIC_ID=0
 207
 208
 209 ##
 210 ## Build code to setup a generic IOAPIC
 211 ##
 212 default CONFIG_IOAPIC=1
 213
 214 ##
 215 ## Clean up the motherboard id strings
 216 ##
 217 default MAINBOARD_PART_NUMBER="s2895"
 218 default MAINBOARD_VENDOR="Tyan"
 219 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 220 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2895
 221
 222 ###
 223 ### coreboot layout values
 224 ###
 225
 226 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 227 default ROM_IMAGE_SIZE = 65536
 228
 229 ##
 230 ## Use a small 8K stack
 231 ##
 232 default STACK_SIZE=0x2000
 233
 234 ##
 235 ## Use a small 16K heap
 236 ##
 237 default HEAP_SIZE=0x4000
 238
 239 ##
 240 ## Only use the option table in a normal image
 241 ##
 242 default USE_OPTION_TABLE = (!USE_FALLBACK_IMAGE) && (!USE_FAILOVER_IMAGE )
 243
 244 ##
 245 ## Coreboot C code runs at this location in RAM
 246 ##
 247 default _RAMBASE=0x00100000
 248
 249 ##
 250 ## Load the payload from the ROM
 251 ##
 252 default CONFIG_ROM_PAYLOAD = 1
 253
 254 ###
 255 ### Defaults of options that you may want to override in the target config file
 256 ###
 257
 258 ##
 259 ## The default compiler
 260 ##
 261 default CC="$(CROSS_COMPILE)gcc -m32"
 262 default HOSTCC="gcc"
 263
 264 ##
 265 ## Disable the gdb stub by default
 266 ##
 267 default CONFIG_GDB_STUB=0
 268
 269 default CONFIG_USE_PRINTK_IN_CAR=1
 270
 271 ##
 272 ## The Serial Console
 273 ##
 274
 275 # To Enable the Serial Console
 276 default CONFIG_CONSOLE_SERIAL8250=1
 277
 278 ## Select the serial console baud rate
 279 default TTYS0_BAUD=115200
 280 #default TTYS0_BAUD=57600
 281 #default TTYS0_BAUD=38400
 282 #default TTYS0_BAUD=19200
 283 #default TTYS0_BAUD=9600
 284 #default TTYS0_BAUD=4800
 285 #default TTYS0_BAUD=2400
 286 #default TTYS0_BAUD=1200
 287
 288 # Select the serial console base port
 289 default TTYS0_BASE=0x3f8
 290
 291 # Select the serial protocol
 292 # This defaults to 8 data bits, 1 stop bit, and no parity
 293 default TTYS0_LCS=0x3
 294
 295 ##
 296 ### Select the coreboot loglevel
 297 ##
 298 ## EMERG      1   system is unusable
 299 ## ALERT      2   action must be taken immediately
 300 ## CRIT       3   critical conditions
 301 ## ERR        4   error conditions
 302 ## WARNING    5   warning conditions
 303 ## NOTICE     6   normal but significant condition
 304 ## INFO       7   informational
 305 ## DEBUG      8   debug-level messages
 306 ## SPEW       9   Way too many details
 307
 308 ## Request this level of debugging output
 309 default  DEFAULT_CONSOLE_LOGLEVEL=8
 310 ## At a maximum only compile in this level of debugging
 311 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 312
 313 ##
 314 ## Select power on after power fail setting
 315 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 316
 317 ### End Options.lb
 318 end