22812e9a20d246d682e04db9d5254059a9290825
[coreboot.git] / src / mainboard / tyan / s2895 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses HARD_RESET_BUS
7 uses HARD_RESET_DEVICE
8 uses HARD_RESET_FUNCTION
9 uses IRQ_SLOT_COUNT
10 uses HAVE_OPTION_TABLE
11 uses CONFIG_MAX_CPUS
12 uses CONFIG_MAX_PHYSICAL_CPUS
13 uses CONFIG_LOGICAL_CPUS
14 uses CONFIG_IOAPIC
15 uses CONFIG_SMP
16 uses FALLBACK_SIZE
17 uses ROM_SIZE
18 uses ROM_SECTION_SIZE
19 uses ROM_IMAGE_SIZE
20 uses ROM_SECTION_SIZE
21 uses ROM_SECTION_OFFSET
22 uses CONFIG_ROM_STREAM
23 uses CONFIG_ROM_STREAM_START
24 uses PAYLOAD_SIZE
25 uses _ROMBASE
26 uses XIP_ROM_SIZE
27 uses XIP_ROM_BASE
28 uses STACK_SIZE
29 uses HEAP_SIZE
30 uses USE_OPTION_TABLE
31 uses LB_CKS_RANGE_START
32 uses LB_CKS_RANGE_END
33 uses LB_CKS_LOC
34 uses MAINBOARD
35 uses MAINBOARD_PART_NUMBER
36 uses MAINBOARD_VENDOR
37 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
38 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID 
39 uses LINUXBIOS_EXTRA_VERSION
40 uses _RAMBASE
41 uses CONFIG_GDB_STUB
42 uses CROSS_COMPILE
43 uses CC
44 uses HOSTCC
45 uses OBJCOPY
46 uses TTYS0_BAUD
47 uses TTYS0_BASE
48 uses TTYS0_LCS
49 uses DEFAULT_CONSOLE_LOGLEVEL
50 uses MAXIMUM_CONSOLE_LOGLEVEL
51 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
52 uses CONFIG_CONSOLE_SERIAL8250
53 uses HAVE_INIT_TIMER
54 uses CONFIG_GDB_STUB
55 uses CONFIG_CHIP_NAME
56 uses CONFIG_CONSOLE_VGA
57 uses CONFIG_PCI_ROM_RUN
58 uses K8_E0_MEM_HOLE_SIZEK
59
60 uses CK804_DEVN_BASE
61
62 ## ROM_SIZE is the size of boot ROM that this board will use.
63 #512K bytes 
64 default ROM_SIZE=524288
65
66 #1M bytes
67 #default ROM_SIZE=1048576
68
69 ##
70 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
71 ##
72 default FALLBACK_SIZE=131072
73
74 ###
75 ### Build options
76 ###
77
78 ##
79 ## Build code for the fallback boot
80 ##
81 default HAVE_FALLBACK_BOOT=1
82
83 ##
84 ## Build code to reset the motherboard from linuxBIOS
85 ##
86 default HAVE_HARD_RESET=1
87
88 default HARD_RESET_BUS=1
89 default HARD_RESET_DEVICE=4
90 default HARD_RESET_FUNCTION=0
91
92 ##
93 ## Build code to export a programmable irq routing table
94 ##
95 default HAVE_PIRQ_TABLE=1
96 default IRQ_SLOT_COUNT=11
97
98 ##
99 ## Build code to export an x86 MP table
100 ## Useful for specifying IRQ routing values
101 ##
102 default HAVE_MP_TABLE=1
103
104 ##
105 ## Build code to export a CMOS option table
106 ##
107 default HAVE_OPTION_TABLE=1
108
109 ##
110 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
111 ##
112 default LB_CKS_RANGE_START=49
113 default LB_CKS_RANGE_END=122
114 default LB_CKS_LOC=123
115
116 ##
117 ## Build code for SMP support
118 ## Only worry about 2 micro processors
119 ##
120 default CONFIG_SMP=1
121 default CONFIG_MAX_CPUS=4
122 default CONFIG_MAX_PHYSICAL_CPUS=2
123 default CONFIG_LOGICAL_CPUS=1
124
125 #CHIP_NAME ?
126 #default CONFIG_CHIP_NAME=1
127
128 #1G memory hole
129 default K8_E0_MEM_HOLE_SIZEK=0x100000
130
131 #CK804 setting
132 default CK804_DEVN_BASE=0
133
134 #VGA
135 default CONFIG_CONSOLE_VGA=1
136 default CONFIG_PCI_ROM_RUN=1
137
138 ##
139 ## Build code to setup a generic IOAPIC
140 ##
141 default CONFIG_IOAPIC=1
142
143 ##
144 ## Clean up the motherboard id strings
145 ##
146 default MAINBOARD_PART_NUMBER="Tyan"
147 default MAINBOARD_VENDOR="s2895"
148 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
149 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2895
150
151 ###
152 ### LinuxBIOS layout values
153 ###
154
155 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
156 default ROM_IMAGE_SIZE = 65536
157
158 ##
159 ## Use a small 8K stack
160 ##
161 default STACK_SIZE=0x2000
162
163 ##
164 ## Use a small 16K heap
165 ##
166 default HEAP_SIZE=0x4000
167
168 ##
169 ## Only use the option table in a normal image
170 ##
171 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
172
173 ##
174 ## LinuxBIOS C code runs at this location in RAM
175 ##
176 default _RAMBASE=0x00004000
177
178 ##
179 ## Load the payload from the ROM
180 ##
181 default CONFIG_ROM_STREAM = 1
182
183 ###
184 ### Defaults of options that you may want to override in the target config file
185 ### 
186
187 ##
188 ## The default compiler
189 ##
190 default CC="$(CROSS_COMPILE)gcc -m32"
191 default HOSTCC="gcc"
192
193 ##
194 ## Disable the gdb stub by default
195 ## 
196 default CONFIG_GDB_STUB=0
197
198 ##
199 ## The Serial Console
200 ##
201
202 # To Enable the Serial Console
203 default CONFIG_CONSOLE_SERIAL8250=1
204
205 ## Select the serial console baud rate
206 default TTYS0_BAUD=115200
207 #default TTYS0_BAUD=57600
208 #default TTYS0_BAUD=38400
209 #default TTYS0_BAUD=19200
210 #default TTYS0_BAUD=9600
211 #default TTYS0_BAUD=4800
212 #default TTYS0_BAUD=2400
213 #default TTYS0_BAUD=1200
214
215 # Select the serial console base port
216 default TTYS0_BASE=0x3f8
217
218 # Select the serial protocol
219 # This defaults to 8 data bits, 1 stop bit, and no parity
220 default TTYS0_LCS=0x3
221
222 ##
223 ### Select the linuxBIOS loglevel
224 ##
225 ## EMERG      1   system is unusable               
226 ## ALERT      2   action must be taken immediately 
227 ## CRIT       3   critical conditions              
228 ## ERR        4   error conditions                 
229 ## WARNING    5   warning conditions               
230 ## NOTICE     6   normal but significant condition 
231 ## INFO       7   informational                    
232 ## DEBUG      8   debug-level messages             
233 ## SPEW       9   Way too many details             
234
235 ## Request this level of debugging output
236 default  DEFAULT_CONSOLE_LOGLEVEL=7
237 ## At a maximum only compile in this level of debugging
238 default  MAXIMUM_CONSOLE_LOGLEVEL=8
239
240 ##
241 ## Select power on after power fail setting
242 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
243
244 ### End Options.lb
245 end