src/mainboard/tyan/s2892/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_CBFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses IRQ_SLOT_COUNT
   8 uses HAVE_OPTION_TABLE
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_MAX_PHYSICAL_CPUS
  11 uses CONFIG_LOGICAL_CPUS
  12 uses CONFIG_IOAPIC
  13 uses CONFIG_SMP
  14 uses FALLBACK_SIZE
  15 uses ROM_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_IMAGE_SIZE
  18 uses ROM_SECTION_SIZE
  19 uses ROM_SECTION_OFFSET
  20 uses CONFIG_ROM_PAYLOAD
  21 uses CONFIG_ROM_PAYLOAD_START
  22 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  23 uses CONFIG_PRECOMPRESSED_PAYLOAD
  24 uses PAYLOAD_SIZE
  25 uses _ROMBASE
  26 uses XIP_ROM_SIZE
  27 uses XIP_ROM_BASE
  28 uses STACK_SIZE
  29 uses HEAP_SIZE
  30 uses USE_OPTION_TABLE
  31 uses LB_CKS_RANGE_START
  32 uses LB_CKS_RANGE_END
  33 uses LB_CKS_LOC
  34 uses HAVE_ACPI_TABLES
  35 uses HAVE_ACPI_RESUME
  36 uses HAVE_HIGH_TABLES
  37 uses HAVE_LOW_TABLES
  38 uses CONFIG_MULTIBOOT
  39 uses HAVE_SMI_HANDLER
  40 uses MAINBOARD
  41 uses MAINBOARD_PART_NUMBER
  42 uses MAINBOARD_VENDOR
  43 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  44 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  45 uses COREBOOT_EXTRA_VERSION
  46 uses _RAMBASE
  47 uses CONFIG_GDB_STUB
  48 uses CROSS_COMPILE
  49 uses CC
  50 uses HOSTCC
  51 uses OBJCOPY
  52 uses TTYS0_BAUD
  53 uses TTYS0_BASE
  54 uses TTYS0_LCS
  55 uses DEFAULT_CONSOLE_LOGLEVEL
  56 uses MAXIMUM_CONSOLE_LOGLEVEL
  57 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  58 uses CONFIG_CONSOLE_SERIAL8250
  59 uses CONFIG_CONSOLE_BTEXT
  60 uses HAVE_INIT_TIMER
  61 uses CONFIG_GDB_STUB
  62 uses CONFIG_CONSOLE_VGA
  63 uses CONFIG_VGA_ROM_RUN
  64 uses CONFIG_PCI_ROM_RUN
  65 uses HW_MEM_HOLE_SIZEK
  66
  67 uses USE_DCACHE_RAM
  68 uses DCACHE_RAM_BASE
  69 uses DCACHE_RAM_SIZE
  70 uses CONFIG_USE_INIT
  71 uses CONFIG_USE_PRINTK_IN_CAR
  72
  73 uses HT_CHAIN_UNITID_BASE
  74 uses HT_CHAIN_END_UNITID_BASE
  75 uses SB_HT_CHAIN_ON_BUS0
  76 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  77
  78 uses CONFIG_LB_MEM_TOPK
  79
  80 ## ROM_SIZE is the size of boot ROM that this board will use.
  81 default ROM_SIZE=1024*1024
  82
  83 ##
  84 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  85 ##
  86 #default FALLBACK_SIZE=131072
  87 #256K
  88 default FALLBACK_SIZE=0x40000
  89
  90 ###
  91 ### Build options
  92 ###
  93
  94 ##
  95 ## Build code for the fallback boot
  96 ##
  97 default HAVE_FALLBACK_BOOT=1
  98
  99 ##
 100 ## Build code to reset the motherboard from coreboot
 101 ##
 102 default HAVE_HARD_RESET=1
 103
 104 ##
 105 ## Build SMI handler
 106 ##
 107 default HAVE_SMI_HANDLER=0
 108
 109 ##
 110 ## Build code to export a programmable irq routing table
 111 ##
 112 default HAVE_PIRQ_TABLE=1
 113 default IRQ_SLOT_COUNT=11
 114
 115 ##
 116 ## Build code to export an x86 MP table
 117 ## Useful for specifying IRQ routing values
 118 ##
 119 default HAVE_MP_TABLE=1
 120
 121 ##
 122 ## Build code to provide ACPI support
 123 ##
 124 default HAVE_ACPI_TABLES=1
 125 default HAVE_LOW_TABLES=1
 126 default HAVE_HIGH_TABLES=1
 127 default CONFIG_MULTIBOOT=0
 128
 129 ##
 130 ## Build code to export a CMOS option table
 131 ##
 132 default HAVE_OPTION_TABLE=1
 133
 134 ##
 135 ## Move the default coreboot cmos range off of AMD RTC registers
 136 ##
 137 default LB_CKS_RANGE_START=49
 138 default LB_CKS_RANGE_END=122
 139 default LB_CKS_LOC=123
 140
 141 #VGA Console
 142 default CONFIG_CONSOLE_VGA=1
 143 default CONFIG_PCI_ROM_RUN=1
 144 default CONFIG_VGA_ROM_RUN=1
 145
 146 ##
 147 ## Build code for SMP support
 148 ## Only worry about 2 micro processors
 149 ##
 150 default CONFIG_SMP=1
 151 default CONFIG_MAX_CPUS=4
 152 default CONFIG_MAX_PHYSICAL_CPUS=2
 153 default CONFIG_LOGICAL_CPUS=1
 154
 155 #1G memory hole
 156 default HW_MEM_HOLE_SIZEK=0x100000
 157
 158 ##HT Unit ID offset, default is 1, the typical one
 159 default HT_CHAIN_UNITID_BASE=0x0
 160
 161 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 162 #default HT_CHAIN_END_UNITID_BASE=0x0
 163
 164 #make the SB HT chain on bus 0, default is not (0)
 165 default SB_HT_CHAIN_ON_BUS0=2
 166
 167 ##only offset for SB chain?, default is yes(1)
 168 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 169
 170 #BTEXT Console
 171 #default CONFIG_CONSOLE_BTEXT=1
 172
 173 #VGA Console
 174 default CONFIG_CONSOLE_VGA=1
 175 default CONFIG_PCI_ROM_RUN=1
 176
 177 ##
 178 ## enable CACHE_AS_RAM specifics
 179 ##
 180 default USE_DCACHE_RAM=1
 181 default DCACHE_RAM_BASE=0xcf000
 182 default DCACHE_RAM_SIZE=0x1000
 183 default CONFIG_USE_INIT=0
 184
 185
 186 ##
 187 ## Build code to setup a generic IOAPIC
 188 ##
 189 default CONFIG_IOAPIC=1
 190
 191 ##
 192 ## Clean up the motherboard id strings
 193 ##
 194 default MAINBOARD_PART_NUMBER="s2892"
 195 default MAINBOARD_VENDOR="Tyan"
 196 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 197 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
 198
 199 ###
 200 ### coreboot layout values
 201 ###
 202
 203 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 204 default ROM_IMAGE_SIZE = 65536
 205
 206 ##
 207 ## Use a small 8K stack
 208 ##
 209 default STACK_SIZE=0x2000
 210
 211 ##
 212 ## Use a small 16K heap
 213 ##
 214 default HEAP_SIZE=0x4000
 215
 216 ##
 217 ## Only use the option table in a normal image
 218 ##
 219 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 220
 221 ##
 222 ## Coreboot C code runs at this location in RAM
 223 ##
 224 default _RAMBASE=0x00004000
 225
 226 ##
 227 ## Load the payload from the ROM
 228 ##
 229 default CONFIG_ROM_PAYLOAD = 1
 230
 231 ###
 232 ### Defaults of options that you may want to override in the target config file
 233 ###
 234
 235 ##
 236 ## The default compiler
 237 ##
 238 default CC="$(CROSS_COMPILE)gcc -m32"
 239 default HOSTCC="gcc"
 240
 241 ##
 242 ## Disable the gdb stub by default
 243 ##
 244 default CONFIG_GDB_STUB=0
 245
 246 default CONFIG_USE_PRINTK_IN_CAR=1
 247
 248 ##
 249 ## The Serial Console
 250 ##
 251
 252 # To Enable the Serial Console
 253 default CONFIG_CONSOLE_SERIAL8250=1
 254
 255 ## Select the serial console baud rate
 256 default TTYS0_BAUD=115200
 257 #default TTYS0_BAUD=57600
 258 #default TTYS0_BAUD=38400
 259 #default TTYS0_BAUD=19200
 260 #default TTYS0_BAUD=9600
 261 #default TTYS0_BAUD=4800
 262 #default TTYS0_BAUD=2400
 263 #default TTYS0_BAUD=1200
 264
 265 # Select the serial console base port
 266 default TTYS0_BASE=0x3f8
 267
 268 # Select the serial protocol
 269 # This defaults to 8 data bits, 1 stop bit, and no parity
 270 default TTYS0_LCS=0x3
 271
 272 ##
 273 ### Select the coreboot loglevel
 274 ##
 275 ## EMERG      1   system is unusable
 276 ## ALERT      2   action must be taken immediately
 277 ## CRIT       3   critical conditions
 278 ## ERR        4   error conditions
 279 ## WARNING    5   warning conditions
 280 ## NOTICE     6   normal but significant condition
 281 ## INFO       7   informational
 282 ## DEBUG      8   debug-level messages
 283 ## SPEW       9   Way too many details
 284
 285 ## Request this level of debugging output
 286 default  DEFAULT_CONSOLE_LOGLEVEL=8
 287 ## At a maximum only compile in this level of debugging
 288 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 289
 290 ##
 291 ## Select power on after power fail setting
 292 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 293
 294 ### End Options.lb
 295 #
 296 # CBFS
 297 #
 298 #
 299 default CONFIG_CBFS=0
 300 end