src/mainboard/tyan/s2892/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses FALLBACK_SIZE
  14 uses ROM_SIZE
  15 uses ROM_SECTION_SIZE
  16 uses ROM_IMAGE_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses PAYLOAD_SIZE
  24 uses _ROMBASE
  25 uses XIP_ROM_SIZE
  26 uses XIP_ROM_BASE
  27 uses STACK_SIZE
  28 uses HEAP_SIZE
  29 uses USE_OPTION_TABLE
  30 uses LB_CKS_RANGE_START
  31 uses LB_CKS_RANGE_END
  32 uses LB_CKS_LOC
  33 uses HAVE_ACPI_TABLES
  34 uses HAVE_MAINBOARD_RESOURCES
  35 uses HAVE_HIGH_TABLES
  36 uses HAVE_LOW_TABLES
  37 uses CONFIG_MULTIBOOT
  38 uses HAVE_SMI_HANDLER
  39 uses MAINBOARD
  40 uses MAINBOARD_PART_NUMBER
  41 uses MAINBOARD_VENDOR
  42 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  43 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  44 uses COREBOOT_EXTRA_VERSION
  45 uses _RAMBASE
  46 uses CONFIG_GDB_STUB
  47 uses CROSS_COMPILE
  48 uses CC
  49 uses HOSTCC
  50 uses OBJCOPY
  51 uses TTYS0_BAUD
  52 uses TTYS0_BASE
  53 uses TTYS0_LCS
  54 uses DEFAULT_CONSOLE_LOGLEVEL
  55 uses MAXIMUM_CONSOLE_LOGLEVEL
  56 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  57 uses CONFIG_CONSOLE_SERIAL8250
  58 uses CONFIG_CONSOLE_BTEXT
  59 uses HAVE_INIT_TIMER
  60 uses CONFIG_GDB_STUB
  61 uses CONFIG_CHIP_NAME
  62 uses CONFIG_CONSOLE_VGA
  63 uses CONFIG_VGA_ROM_RUN
  64 uses CONFIG_PCI_ROM_RUN
  65 uses HW_MEM_HOLE_SIZEK
  66
  67 uses USE_DCACHE_RAM
  68 uses DCACHE_RAM_BASE
  69 uses DCACHE_RAM_SIZE
  70 uses CONFIG_USE_INIT
  71 uses CONFIG_USE_PRINTK_IN_CAR
  72
  73 uses HT_CHAIN_UNITID_BASE
  74 uses HT_CHAIN_END_UNITID_BASE
  75 uses SB_HT_CHAIN_ON_BUS0
  76 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  77
  78 uses CONFIG_LB_MEM_TOPK
  79
  80 ## ROM_SIZE is the size of boot ROM that this board will use.
  81 default ROM_SIZE=1024*1024
  82
  83 ##
  84 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  85 ##
  86 #default FALLBACK_SIZE=131072
  87 #256K
  88 default FALLBACK_SIZE=0x40000
  89
  90 ###
  91 ### Build options
  92 ###
  93
  94 ##
  95 ## Build code for the fallback boot
  96 ##
  97 default HAVE_FALLBACK_BOOT=1
  98
  99 ##
 100 ## Build code to reset the motherboard from coreboot
 101 ##
 102 default HAVE_HARD_RESET=1
 103
 104 ##
 105 ## Build SMI handler
 106 ##
 107 default HAVE_SMI_HANDLER=0
 108
 109 ##
 110 ## Build code to export a programmable irq routing table
 111 ##
 112 default HAVE_PIRQ_TABLE=1
 113 default IRQ_SLOT_COUNT=11
 114
 115 ##
 116 ## Build code to export an x86 MP table
 117 ## Useful for specifying IRQ routing values
 118 ##
 119 default HAVE_MP_TABLE=1
 120
 121 ##
 122 ## Build code to provide ACPI support
 123 ##
 124 default HAVE_ACPI_TABLES=1
 125 default HAVE_LOW_TABLES=1
 126 default HAVE_MAINBOARD_RESOURCES=1
 127 default HAVE_HIGH_TABLES=0
 128 default CONFIG_MULTIBOOT=0
 129
 130 ##
 131 ## Build code to export a CMOS option table
 132 ##
 133 default HAVE_OPTION_TABLE=1
 134
 135 ##
 136 ## Move the default coreboot cmos range off of AMD RTC registers
 137 ##
 138 default LB_CKS_RANGE_START=49
 139 default LB_CKS_RANGE_END=122
 140 default LB_CKS_LOC=123
 141
 142 #VGA Console
 143 default CONFIG_CONSOLE_VGA=1
 144 default CONFIG_PCI_ROM_RUN=1
 145 default CONFIG_VGA_ROM_RUN=1
 146
 147 ##
 148 ## Build code for SMP support
 149 ## Only worry about 2 micro processors
 150 ##
 151 default CONFIG_SMP=1
 152 default CONFIG_MAX_CPUS=4
 153 default CONFIG_MAX_PHYSICAL_CPUS=2
 154 default CONFIG_LOGICAL_CPUS=1
 155
 156 #1G memory hole
 157 default HW_MEM_HOLE_SIZEK=0x100000
 158
 159 ##HT Unit ID offset, default is 1, the typical one
 160 default HT_CHAIN_UNITID_BASE=0x0
 161
 162 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 163 #default HT_CHAIN_END_UNITID_BASE=0x0
 164
 165 #make the SB HT chain on bus 0, default is not (0)
 166 default SB_HT_CHAIN_ON_BUS0=2
 167
 168 ##only offset for SB chain?, default is yes(1)
 169 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 170
 171 #BTEXT Console
 172 #default CONFIG_CONSOLE_BTEXT=1
 173
 174 #VGA Console
 175 default CONFIG_CONSOLE_VGA=1
 176 default CONFIG_PCI_ROM_RUN=1
 177
 178 ##
 179 ## enable CACHE_AS_RAM specifics
 180 ##
 181 default USE_DCACHE_RAM=1
 182 default DCACHE_RAM_BASE=0xcf000
 183 default DCACHE_RAM_SIZE=0x1000
 184 default CONFIG_USE_INIT=0
 185
 186
 187 ##
 188 ## Build code to setup a generic IOAPIC
 189 ##
 190 default CONFIG_IOAPIC=1
 191
 192 ##
 193 ## Clean up the motherboard id strings
 194 ##
 195 default MAINBOARD_PART_NUMBER="s2892"
 196 default MAINBOARD_VENDOR="Tyan"
 197 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 198 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
 199
 200 ###
 201 ### coreboot layout values
 202 ###
 203
 204 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 205 default ROM_IMAGE_SIZE = 65536
 206
 207 ##
 208 ## Use a small 8K stack
 209 ##
 210 default STACK_SIZE=0x2000
 211
 212 ##
 213 ## Use a small 16K heap
 214 ##
 215 default HEAP_SIZE=0x4000
 216
 217 ##
 218 ## Only use the option table in a normal image
 219 ##
 220 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 221
 222 ##
 223 ## Coreboot C code runs at this location in RAM
 224 ##
 225 default _RAMBASE=0x00004000
 226
 227 ##
 228 ## Load the payload from the ROM
 229 ##
 230 default CONFIG_ROM_PAYLOAD = 1
 231
 232 ###
 233 ### Defaults of options that you may want to override in the target config file
 234 ###
 235
 236 ##
 237 ## The default compiler
 238 ##
 239 default CC="$(CROSS_COMPILE)gcc -m32"
 240 default HOSTCC="gcc"
 241
 242 ##
 243 ## Disable the gdb stub by default
 244 ##
 245 default CONFIG_GDB_STUB=0
 246
 247 default CONFIG_USE_PRINTK_IN_CAR=1
 248
 249 ##
 250 ## The Serial Console
 251 ##
 252
 253 # To Enable the Serial Console
 254 default CONFIG_CONSOLE_SERIAL8250=1
 255
 256 ## Select the serial console baud rate
 257 default TTYS0_BAUD=115200
 258 #default TTYS0_BAUD=57600
 259 #default TTYS0_BAUD=38400
 260 #default TTYS0_BAUD=19200
 261 #default TTYS0_BAUD=9600
 262 #default TTYS0_BAUD=4800
 263 #default TTYS0_BAUD=2400
 264 #default TTYS0_BAUD=1200
 265
 266 # Select the serial console base port
 267 default TTYS0_BASE=0x3f8
 268
 269 # Select the serial protocol
 270 # This defaults to 8 data bits, 1 stop bit, and no parity
 271 default TTYS0_LCS=0x3
 272
 273 ##
 274 ### Select the coreboot loglevel
 275 ##
 276 ## EMERG      1   system is unusable
 277 ## ALERT      2   action must be taken immediately
 278 ## CRIT       3   critical conditions
 279 ## ERR        4   error conditions
 280 ## WARNING    5   warning conditions
 281 ## NOTICE     6   normal but significant condition
 282 ## INFO       7   informational
 283 ## DEBUG      8   debug-level messages
 284 ## SPEW       9   Way too many details
 285
 286 ## Request this level of debugging output
 287 default  DEFAULT_CONSOLE_LOGLEVEL=8
 288 ## At a maximum only compile in this level of debugging
 289 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 290
 291 ##
 292 ## Select power on after power fail setting
 293 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 294
 295 ### End Options.lb
 296 end