8a229a1269b72ad3f289c9e6163df42965da344d
[coreboot.git] / src / mainboard / tyan / s2892 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses IRQ_SLOT_COUNT
7 uses HAVE_OPTION_TABLE
8 uses CONFIG_MAX_CPUS
9 uses CONFIG_MAX_PHYSICAL_CPUS
10 uses CONFIG_LOGICAL_CPUS
11 uses CONFIG_IOAPIC
12 uses CONFIG_SMP
13 uses FALLBACK_SIZE
14 uses ROM_SIZE
15 uses ROM_SECTION_SIZE
16 uses ROM_IMAGE_SIZE
17 uses ROM_SECTION_SIZE
18 uses ROM_SECTION_OFFSET
19 uses CONFIG_ROM_STREAM
20 uses CONFIG_ROM_STREAM_START
21 uses PAYLOAD_SIZE
22 uses _ROMBASE
23 uses XIP_ROM_SIZE
24 uses XIP_ROM_BASE
25 uses STACK_SIZE
26 uses HEAP_SIZE
27 uses USE_OPTION_TABLE
28 uses LB_CKS_RANGE_START
29 uses LB_CKS_RANGE_END
30 uses LB_CKS_LOC
31 uses MAINBOARD_PART_NUMBER
32 uses MAINBOARD_VENDOR
33 uses MAINBOARD
34 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
35 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
36 uses LINUXBIOS_EXTRA_VERSION
37 uses _RAMBASE
38 uses CONFIG_GDB_STUB
39 uses CROSS_COMPILE
40 uses CC
41 uses HOSTCC
42 uses OBJCOPY
43 uses TTYS0_BAUD
44 uses TTYS0_BASE
45 uses TTYS0_LCS
46 uses DEFAULT_CONSOLE_LOGLEVEL
47 uses MAXIMUM_CONSOLE_LOGLEVEL
48 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
49 uses CONFIG_CONSOLE_SERIAL8250
50 uses CONFIG_CONSOLE_BTEXT
51 uses HAVE_INIT_TIMER
52 uses CONFIG_GDB_STUB
53 uses CONFIG_CHIP_NAME
54 uses CONFIG_CONSOLE_VGA
55 uses CONFIG_PCI_ROM_RUN
56 uses K8_E0_MEM_HOLE_SIZEK
57
58 uses CK804_DEVN_BASE
59
60 uses USE_DCACHE_RAM
61 uses DCACHE_RAM_BASE
62 uses DCACHE_RAM_SIZE
63 uses CONFIG_USE_INIT
64
65 ## ROM_SIZE is the size of boot ROM that this board will use.
66 #512K bytes 
67 default ROM_SIZE=524288
68
69 #1M bytes
70 #default ROM_SIZE=1048576
71
72
73 ##
74 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
75 ##
76 default FALLBACK_SIZE=131072
77
78 ###
79 ### Build options
80 ###
81
82 ##
83 ## Build code for the fallback boot
84 ##
85 default HAVE_FALLBACK_BOOT=1
86
87 ##
88 ## Build code to reset the motherboard from linuxBIOS
89 ##
90 default HAVE_HARD_RESET=1
91
92 ##
93 ## Build code to export a programmable irq routing table
94 ##
95 default HAVE_PIRQ_TABLE=1
96 default IRQ_SLOT_COUNT=11
97
98 ##
99 ## Build code to export an x86 MP table
100 ## Useful for specifying IRQ routing values
101 ##
102 default HAVE_MP_TABLE=1
103
104 ##
105 ## Build code to export a CMOS option table
106 ##
107 default HAVE_OPTION_TABLE=1
108
109 ##
110 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
111 ##
112 default LB_CKS_RANGE_START=49
113 default LB_CKS_RANGE_END=122
114 default LB_CKS_LOC=123
115
116 ##
117 ## Build code for SMP support
118 ## Only worry about 2 micro processors
119 ##
120 default CONFIG_SMP=1
121 default CONFIG_MAX_CPUS=4
122 default CONFIG_MAX_PHYSICAL_CPUS=2
123 default CONFIG_LOGICAL_CPUS=1
124
125 #1G memory hole
126 default K8_E0_MEM_HOLE_SIZEK=0x100000
127
128 #CK804 setting
129
130 default CK804_DEVN_BASE=0
131
132 #BTEXT Console
133 #default CONFIG_CONSOLE_BTEXT=1
134
135 #VGA Console
136 default CONFIG_CONSOLE_VGA=1
137 default CONFIG_PCI_ROM_RUN=1
138
139 ##
140 ## enable CACHE_AS_RAM specifics
141 ##
142 default USE_DCACHE_RAM=1
143 default DCACHE_RAM_BASE=0xcf000
144 default DCACHE_RAM_SIZE=0x1000
145 default CONFIG_USE_INIT=1
146
147
148 ##
149 ## Build code to setup a generic IOAPIC
150 ##
151 default CONFIG_IOAPIC=1
152
153 ##
154 ## Clean up the motherboard id strings
155 ##
156 default MAINBOARD_PART_NUMBER="s2892"
157 default MAINBOARD_VENDOR="Tyan"
158 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
159 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
160
161 ###
162 ### LinuxBIOS layout values
163 ###
164
165 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
166 default ROM_IMAGE_SIZE = 65536
167
168 ##
169 ## Use a small 8K stack
170 ##
171 default STACK_SIZE=0x2000
172
173 ##
174 ## Use a small 16K heap
175 ##
176 default HEAP_SIZE=0x4000
177
178 ##
179 ## Only use the option table in a normal image
180 ##
181 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
182
183 ##
184 ## LinuxBIOS C code runs at this location in RAM
185 ##
186 default _RAMBASE=0x00004000
187
188 ##
189 ## Load the payload from the ROM
190 ##
191 default CONFIG_ROM_STREAM = 1
192
193 ###
194 ### Defaults of options that you may want to override in the target config file
195 ### 
196
197 ##
198 ## The default compiler
199 ##
200 default CC="$(CROSS_COMPILE)gcc -m32"
201 default HOSTCC="gcc"
202
203 ##
204 ## Disable the gdb stub by default
205 ## 
206 default CONFIG_GDB_STUB=0
207
208 ##
209 ## The Serial Console
210 ##
211
212 # To Enable the Serial Console
213 default CONFIG_CONSOLE_SERIAL8250=1
214
215 ## Select the serial console baud rate
216 default TTYS0_BAUD=115200
217 #default TTYS0_BAUD=57600
218 #default TTYS0_BAUD=38400
219 #default TTYS0_BAUD=19200
220 #default TTYS0_BAUD=9600
221 #default TTYS0_BAUD=4800
222 #default TTYS0_BAUD=2400
223 #default TTYS0_BAUD=1200
224
225 # Select the serial console base port
226 default TTYS0_BASE=0x3f8
227
228 # Select the serial protocol
229 # This defaults to 8 data bits, 1 stop bit, and no parity
230 default TTYS0_LCS=0x3
231
232 ##
233 ### Select the linuxBIOS loglevel
234 ##
235 ## EMERG      1   system is unusable               
236 ## ALERT      2   action must be taken immediately 
237 ## CRIT       3   critical conditions              
238 ## ERR        4   error conditions                 
239 ## WARNING    5   warning conditions               
240 ## NOTICE     6   normal but significant condition 
241 ## INFO       7   informational                    
242 ## DEBUG      8   debug-level messages             
243 ## SPEW       9   Way too many details             
244
245 ## Request this level of debugging output
246 default  DEFAULT_CONSOLE_LOGLEVEL=8
247 ## At a maximum only compile in this level of debugging
248 default  MAXIMUM_CONSOLE_LOGLEVEL=8
249
250 ##
251 ## Select power on after power fail setting
252 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
253
254 ### End Options.lb
255 end