src/mainboard/tyan/s2892/Options.lb

   1 uses CONFIG_GENERATE_MP_TABLE
   2 uses CONFIG_GENERATE_PIRQ_TABLE
   3 uses CONFIG_USE_FALLBACK_IMAGE
   4 uses CONFIG_HAVE_FALLBACK_BOOT
   5 uses CONFIG_HAVE_HARD_RESET
   6 uses CONFIG_IRQ_SLOT_COUNT
   7 uses CONFIG_HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses CONFIG_FALLBACK_SIZE
  14 uses CONFIG_ROM_SIZE
  15 uses CONFIG_ROM_SECTION_SIZE
  16 uses CONFIG_ROM_IMAGE_SIZE
  17 uses CONFIG_ROM_SECTION_SIZE
  18 uses CONFIG_ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  21 uses CONFIG_PRECOMPRESSED_PAYLOAD
  22 uses CONFIG_ROMBASE
  23 uses CONFIG_XIP_ROM_SIZE
  24 uses CONFIG_XIP_ROM_BASE
  25 uses CONFIG_STACK_SIZE
  26 uses CONFIG_HEAP_SIZE
  27 uses CONFIG_USE_OPTION_TABLE
  28 uses CONFIG_LB_CKS_RANGE_START
  29 uses CONFIG_LB_CKS_RANGE_END
  30 uses CONFIG_LB_CKS_LOC
  31 uses CONFIG_GENERATE_ACPI_TABLES
  32 uses CONFIG_HAVE_ACPI_RESUME
  33 uses CONFIG_HAVE_LOW_TABLES
  34 uses CONFIG_MULTIBOOT
  35 uses CONFIG_HAVE_SMI_HANDLER
  36 uses CONFIG_MAINBOARD
  37 uses CONFIG_MAINBOARD_PART_NUMBER
  38 uses CONFIG_MAINBOARD_VENDOR
  39 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  40 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  41 uses COREBOOT_EXTRA_VERSION
  42 uses CONFIG_RAMBASE
  43 uses CONFIG_GDB_STUB
  44 uses CONFIG_CROSS_COMPILE
  45 uses CC
  46 uses HOSTCC
  47 uses CONFIG_OBJCOPY
  48 uses CONFIG_TTYS0_BAUD
  49 uses CONFIG_TTYS0_BASE
  50 uses CONFIG_TTYS0_LCS
  51 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  52 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  53 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  54 uses CONFIG_CONSOLE_SERIAL8250
  55 uses CONFIG_CONSOLE_BTEXT
  56 uses CONFIG_HAVE_INIT_TIMER
  57 uses CONFIG_GDB_STUB
  58 uses CONFIG_CONSOLE_VGA
  59 uses CONFIG_VGA_ROM_RUN
  60 uses CONFIG_PCI_ROM_RUN
  61 uses CONFIG_HW_MEM_HOLE_SIZEK
  62
  63 uses CONFIG_USE_DCACHE_RAM
  64 uses CONFIG_DCACHE_RAM_BASE
  65 uses CONFIG_DCACHE_RAM_SIZE
  66 uses CONFIG_USE_INIT
  67 uses CONFIG_USE_PRINTK_IN_CAR
  68
  69 uses CONFIG_HT_CHAIN_UNITID_BASE
  70 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  71 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  72 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  73
  74 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  75 default CONFIG_ROM_SIZE=1024*1024
  76
  77 ##
  78 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  79 ##
  80 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
  81
  82 ###
  83 ### Build options
  84 ###
  85
  86 ##
  87 ## Build code for the fallback boot
  88 ##
  89 default CONFIG_HAVE_FALLBACK_BOOT=1
  90
  91 ##
  92 ## Build code to reset the motherboard from coreboot
  93 ##
  94 default CONFIG_HAVE_HARD_RESET=1
  95
  96 ##
  97 ## Build SMI handler
  98 ##
  99 default CONFIG_HAVE_SMI_HANDLER=0
 100
 101 ##
 102 ## Build code to export a programmable irq routing table
 103 ##
 104 default CONFIG_GENERATE_PIRQ_TABLE=1
 105 default CONFIG_IRQ_SLOT_COUNT=11
 106
 107 ##
 108 ## Build code to export an x86 MP table
 109 ## Useful for specifying IRQ routing values
 110 ##
 111 default CONFIG_GENERATE_MP_TABLE=1
 112
 113 ##
 114 ## Build code to provide ACPI support
 115 ##
 116 default CONFIG_GENERATE_ACPI_TABLES=1
 117 default CONFIG_HAVE_LOW_TABLES=1
 118 default CONFIG_MULTIBOOT=0
 119
 120 ##
 121 ## Build code to export a CMOS option table
 122 ##
 123 default CONFIG_HAVE_OPTION_TABLE=1
 124
 125 ##
 126 ## Move the default coreboot cmos range off of AMD RTC registers
 127 ##
 128 default CONFIG_LB_CKS_RANGE_START=49
 129 default CONFIG_LB_CKS_RANGE_END=122
 130 default CONFIG_LB_CKS_LOC=123
 131
 132 #VGA Console
 133 default CONFIG_CONSOLE_VGA=1
 134 default CONFIG_PCI_ROM_RUN=1
 135 default CONFIG_VGA_ROM_RUN=1
 136
 137 ##
 138 ## Build code for SMP support
 139 ## Only worry about 2 micro processors
 140 ##
 141 default CONFIG_SMP=1
 142 default CONFIG_MAX_CPUS=4
 143 default CONFIG_MAX_PHYSICAL_CPUS=2
 144 default CONFIG_LOGICAL_CPUS=1
 145
 146 #1G memory hole
 147 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 148
 149 ##HT Unit ID offset, default is 1, the typical one
 150 default CONFIG_HT_CHAIN_UNITID_BASE=0x0
 151
 152 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 153 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x0
 154
 155 #make the SB HT chain on bus 0, default is not (0)
 156 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 157
 158 ##only offset for SB chain?, default is yes(1)
 159 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 160
 161 #BTEXT Console
 162 #default CONFIG_CONSOLE_BTEXT=1
 163
 164 #VGA Console
 165 default CONFIG_CONSOLE_VGA=1
 166 default CONFIG_PCI_ROM_RUN=1
 167
 168 ##
 169 ## enable CACHE_AS_RAM specifics
 170 ##
 171 default CONFIG_USE_DCACHE_RAM=1
 172 default CONFIG_DCACHE_RAM_BASE=0xcf000
 173 default CONFIG_DCACHE_RAM_SIZE=0x1000
 174 default CONFIG_USE_INIT=0
 175
 176
 177 ##
 178 ## Build code to setup a generic IOAPIC
 179 ##
 180 default CONFIG_IOAPIC=1
 181
 182 ##
 183 ## Clean up the motherboard id strings
 184 ##
 185 default CONFIG_MAINBOARD_PART_NUMBER="s2892"
 186 default CONFIG_MAINBOARD_VENDOR="Tyan"
 187 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 188 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
 189
 190 ###
 191 ### coreboot layout values
 192 ###
 193
 194 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 195 default CONFIG_ROM_IMAGE_SIZE = 65536
 196
 197 ##
 198 ## Use a small 8K stack
 199 ##
 200 default CONFIG_STACK_SIZE=0x2000
 201
 202 ##
 203 ## Use a small 16K heap
 204 ##
 205 default CONFIG_HEAP_SIZE=0x4000
 206
 207 ##
 208 ## Only use the option table in a normal image
 209 ##
 210 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 211
 212 ##
 213 ## Coreboot C code runs at this location in RAM
 214 ##
 215 default CONFIG_RAMBASE=0x00004000
 216
 217 ##
 218 ## Load the payload from the ROM
 219 ##
 220 default CONFIG_ROM_PAYLOAD = 1
 221
 222 ###
 223 ### Defaults of options that you may want to override in the target config file
 224 ###
 225
 226 ##
 227 ## The default compiler
 228 ##
 229 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 230 default HOSTCC="gcc"
 231
 232 ##
 233 ## Disable the gdb stub by default
 234 ##
 235 default CONFIG_GDB_STUB=0
 236
 237 default CONFIG_USE_PRINTK_IN_CAR=1
 238
 239 ##
 240 ## The Serial Console
 241 ##
 242
 243 # To Enable the Serial Console
 244 default CONFIG_CONSOLE_SERIAL8250=1
 245
 246 ## Select the serial console baud rate
 247 default CONFIG_TTYS0_BAUD=115200
 248 #default CONFIG_TTYS0_BAUD=57600
 249 #default CONFIG_TTYS0_BAUD=38400
 250 #default CONFIG_TTYS0_BAUD=19200
 251 #default CONFIG_TTYS0_BAUD=9600
 252 #default CONFIG_TTYS0_BAUD=4800
 253 #default CONFIG_TTYS0_BAUD=2400
 254 #default CONFIG_TTYS0_BAUD=1200
 255
 256 # Select the serial console base port
 257 default CONFIG_TTYS0_BASE=0x3f8
 258
 259 # Select the serial protocol
 260 # This defaults to 8 data bits, 1 stop bit, and no parity
 261 default CONFIG_TTYS0_LCS=0x3
 262
 263 ##
 264 ### Select the coreboot loglevel
 265 ##
 266 ## EMERG      1   system is unusable
 267 ## ALERT      2   action must be taken immediately
 268 ## CRIT       3   critical conditions
 269 ## ERR        4   error conditions
 270 ## WARNING    5   warning conditions
 271 ## NOTICE     6   normal but significant condition
 272 ## INFO       7   informational
 273 ## CONFIG_DEBUG      8   debug-level messages
 274 ## SPEW       9   Way too many details
 275
 276 ## Request this level of debugging output
 277 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 278 ## At a maximum only compile in this level of debugging
 279 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 280
 281 ##
 282 ## Select power on after power fail setting
 283 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 284
 285 ### End Options.lb
 286 end