src/mainboard/tyan/s2882/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <device/pci_ids.h>
   6 #include <string.h>
   7 #include <stdint.h>
   8 #if CONFIG_LOGICAL_CPUS==1
   9 #include <cpu/amd/multicore.h>
  10 #endif
  11
  12 static unsigned node_link_to_bus(unsigned node, unsigned link)
  13 {
  14         device_t dev;
  15         unsigned reg;
  16
  17         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  18         if (!dev) {
  19                 return 0;
  20         }
  21         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  22                 uint32_t config_map;
  23                 unsigned dst_node;
  24                 unsigned dst_link;
  25                 unsigned bus_base;
  26                 config_map = pci_read_config32(dev, reg);
  27                 if ((config_map & 3) != 3) {
  28                         continue;
  29                 }
  30                 dst_node = (config_map >> 4) & 7;
  31                 dst_link = (config_map >> 8) & 3;
  32                 bus_base = (config_map >> 16) & 0xff;
  33 #if 0
  34                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  35                         dst_node, dst_link, bus_base,
  36                         reg, config_map);
  37 #endif
  38                 if ((dst_node == node) && (dst_link == link))
  39                 {
  40                         return bus_base;
  41                 }
  42         }
  43         return 0;
  44 }
  45
  46 static void *smp_write_config_table(void *v)
  47 {
  48         struct mp_config_table *mc;
  49         unsigned char bus_num;
  50         unsigned char bus_isa;
  51         unsigned char bus_chain_0;
  52         unsigned char bus_8131_1;
  53         unsigned char bus_8131_2;
  54         unsigned char bus_8111_1;
  55         unsigned apicid_base;
  56         unsigned apicid_8111;
  57         unsigned apicid_8131_1;
  58         unsigned apicid_8131_2;
  59
  60         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  61
  62         mptable_init(mc, "S2882       ", LAPIC_ADDR);
  63
  64         smp_write_processors(mc);
  65         {
  66                 device_t dev;
  67
  68                 /* HT chain 0 */
  69                 bus_chain_0 = node_link_to_bus(0, 0);
  70                 if (bus_chain_0 == 0) {
  71                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  72                         bus_chain_0 = 1;
  73                 }
  74
  75                 /* 8111 */
  76                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  77                 if (dev) {
  78                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  79                         bus_isa    = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  80                         bus_isa++;
  81                 }
  82                 else {
  83                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
  84
  85                         bus_8111_1 = 4;
  86                         bus_isa = 5;
  87                 }
  88                 /* 8131-1 */
  89                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
  90                 if (dev) {
  91                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  92
  93                 }
  94                 else {
  95                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
  96
  97                         bus_8131_1 = 2;
  98                 }
  99                 /* 8131-2 */
 100                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 101                 if (dev) {
 102                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 103
 104                 }
 105                 else {
 106                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 107
 108                         bus_8131_2 = 3;
 109                 }
 110         }
 111 /*Bus:          Bus ID  Type*/
 112         /* define bus and isa numbers */
 113         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
 114                 smp_write_bus(mc, bus_num, "PCI   ");
 115         }
 116         smp_write_bus(mc, bus_isa, "ISA   ");
 117
 118
 119 /*I/O APICs:    APIC ID Version State           Address*/
 120 #if CONFIG_LOGICAL_CPUS==1
 121         apicid_base = get_apicid_base(3);
 122 #else
 123         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 124 #endif
 125         apicid_8111 = apicid_base+0;
 126         apicid_8131_1 = apicid_base+1;
 127         apicid_8131_2 = apicid_base+2;
 128
 129         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 130         {
 131                 device_t dev;
 132                 struct resource *res;
 133                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 134                 if (dev) {
 135                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 136                         if (res) {
 137                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 138                         }
 139                 }
 140                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 141                 if (dev) {
 142                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 143                         if (res) {
 144                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 145                         }
 146                 }
 147
 148         }
 149
 150         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 151
 152 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|3, apicid_8111, 0x13);
 154
 155
 156 //On Board AMD USB
 157         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 158
 159
 160 //On Board ATI Display Adapter
 161         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 162
 163 #if 1
 164 //Slot 5 PCI 32
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 167         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 168         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 169
 170 #endif
 171 //Onboard SI Serial ATA
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 173
 174 //Onboard Intel 82551 10/100M NIC
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (8<<2)|0, apicid_8111, 0x12);
 176
 177 #if 1
 178 //Slot 3 PCIX 100/66
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 180         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 181         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 182         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 183
 184 //Slot 4 PCIX 100/66
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 186         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 187         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 188         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 189
 190
 191 #endif
 192 //Onboard adaptec scsi
 193         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|0, apicid_8131_1, 0x0);
 194         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|1, apicid_8131_1, 0x1);
 195
 196 //On Board NIC
 197         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 198         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 199
 200
 201 #if 1
 202 //Slot 1 PCI-X 133/100/66
 203         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 204         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 205         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 206         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 207
 208 //Slot 2 PCI-X 133/100/66
 209         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 210         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 211         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 212         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 213
 214 #endif
 215 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 216         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 217         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 218         /* There is no extension information... */
 219
 220         /* Compute the checksums */
 221         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 222         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 223         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 224                 mc, smp_next_mpe_entry(mc));
 225         return smp_next_mpe_entry(mc);
 226 }
 227
 228 unsigned long write_smp_table(unsigned long addr)
 229 {
 230         void *v;
 231         v = smp_write_floating_table(addr);
 232         return (unsigned long)smp_write_config_table(v);
 233 }