This does away with CONFIG_ROM_PAYLOAD_START and CONFIG_PAYLOAD_SIZE.
[coreboot.git] / src / mainboard / tyan / s2881 / Options.lb
1 uses CONFIG_HAVE_MP_TABLE
2 uses CONFIG_HAVE_PIRQ_TABLE
3 uses CONFIG_USE_FALLBACK_IMAGE
4 uses CONFIG_HAVE_FALLBACK_BOOT
5 uses CONFIG_HAVE_HARD_RESET
6 uses CONFIG_IRQ_SLOT_COUNT
7 uses CONFIG_HAVE_OPTION_TABLE
8 uses CONFIG_MAX_CPUS
9 uses CONFIG_MAX_PHYSICAL_CPUS
10 uses CONFIG_LOGICAL_CPUS
11 uses CONFIG_IOAPIC
12 uses CONFIG_SMP
13 uses CONFIG_FALLBACK_SIZE
14 uses CONFIG_ROM_SIZE
15 uses CONFIG_ROM_SECTION_SIZE
16 uses CONFIG_ROM_IMAGE_SIZE
17 uses CONFIG_ROM_SECTION_SIZE
18 uses CONFIG_ROM_SECTION_OFFSET
19 uses CONFIG_ROM_PAYLOAD
20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
21 uses CONFIG_PRECOMPRESSED_PAYLOAD
22 uses CONFIG_ROMBASE
23 uses CONFIG_XIP_ROM_SIZE
24 uses CONFIG_XIP_ROM_BASE
25 uses CONFIG_STACK_SIZE
26 uses CONFIG_HEAP_SIZE
27 uses CONFIG_USE_OPTION_TABLE
28 uses CONFIG_LB_CKS_RANGE_START
29 uses CONFIG_LB_CKS_RANGE_END
30 uses CONFIG_LB_CKS_LOC
31 uses CONFIG_MAINBOARD_PART_NUMBER
32 uses CONFIG_MAINBOARD_VENDOR
33 uses CONFIG_MAINBOARD
34 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
35 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
36 uses COREBOOT_EXTRA_VERSION
37 uses CONFIG_RAMBASE
38 uses CONFIG_TTYS0_BAUD
39 uses CONFIG_TTYS0_BASE
40 uses CONFIG_TTYS0_LCS
41 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
42 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
43 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
44 uses CONFIG_CONSOLE_SERIAL8250
45 uses CONFIG_HAVE_INIT_TIMER
46 uses CONFIG_GDB_STUB
47 uses CONFIG_GDB_STUB
48 uses CONFIG_CROSS_COMPILE
49 uses CC
50 uses HOSTCC
51 uses CONFIG_OBJCOPY
52 uses CONFIG_CONSOLE_VGA
53 uses CONFIG_PCI_ROM_RUN
54 uses CONFIG_HW_MEM_HOLE_SIZEK
55
56 uses CONFIG_HT_CHAIN_UNITID_BASE
57 uses CONFIG_HT_CHAIN_END_UNITID_BASE
58 uses CONFIG_SB_HT_CHAIN_ON_BUS0
59 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
60
61 uses CONFIG_USE_DCACHE_RAM
62 uses CONFIG_DCACHE_RAM_BASE
63 uses CONFIG_DCACHE_RAM_SIZE
64 uses CONFIG_USE_INIT
65 uses CONFIG_USE_PRINTK_IN_CAR
66
67 ###
68 ### Build options
69 ###
70
71 ##
72 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
73 ##
74 default CONFIG_ROM_SIZE=524288
75
76 ##
77 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
78 ##
79 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
80
81 ##
82 ## Build code for the fallback boot
83 ##
84 default CONFIG_HAVE_FALLBACK_BOOT=1
85
86 ##
87 ## Build code to reset the motherboard from coreboot
88 ##
89 default CONFIG_HAVE_HARD_RESET=1
90
91 ##
92 ## Build code to export a programmable irq routing table
93 ##
94 default CONFIG_HAVE_PIRQ_TABLE=1
95 default CONFIG_IRQ_SLOT_COUNT=9
96
97 ##
98 ## Build code to export an x86 MP table
99 ## Useful for specifying IRQ routing values
100 ##
101 default CONFIG_HAVE_MP_TABLE=1
102
103 ##
104 ## Build code to export a CMOS option table
105 ##
106 default CONFIG_HAVE_OPTION_TABLE=1
107
108 ##
109 ## Move the default coreboot cmos range off of AMD RTC registers
110 ##
111 default CONFIG_LB_CKS_RANGE_START=49
112 default CONFIG_LB_CKS_RANGE_END=122
113 default CONFIG_LB_CKS_LOC=123
114
115 ##
116 ## Build code for SMP support
117 ## Only worry about 2 micro processors
118 ##
119 default CONFIG_SMP=1
120 default CONFIG_MAX_CPUS=4
121 default CONFIG_MAX_PHYSICAL_CPUS=2
122 default CONFIG_LOGICAL_CPUS=1
123
124 ##HT Unit ID offset, default is 1, the typical one
125 default CONFIG_HT_CHAIN_UNITID_BASE=0x0a
126
127 ##real SB Unit ID, default is 0x20, mean dont touch it at last
128 default CONFIG_HT_CHAIN_END_UNITID_BASE=0x06
129
130 #make the SB HT chain on bus 0, default is not (0)
131 default CONFIG_SB_HT_CHAIN_ON_BUS0=0
132
133 ##only offset for SB chain?, default is yes(1)
134 #default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
135
136 #1G memory hole
137 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
138
139 #VGA Console
140 default CONFIG_CONSOLE_VGA=1
141 default CONFIG_PCI_ROM_RUN=1
142
143
144 ##
145 ## enable CACHE_AS_RAM specifics
146 ##
147 default CONFIG_USE_DCACHE_RAM=1
148 default CONFIG_DCACHE_RAM_BASE=0xcf000
149 default CONFIG_DCACHE_RAM_SIZE=0x1000
150 default CONFIG_USE_INIT=0
151
152 ##
153 ## Build code to setup a generic IOAPIC
154 ##
155 default CONFIG_IOAPIC=1
156
157 ##
158 ## Clean up the motherboard id strings
159 ##
160 default CONFIG_MAINBOARD_PART_NUMBER="s2881"
161 default CONFIG_MAINBOARD_VENDOR="Tyan"
162 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
163 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2881
164
165 ###
166 ### coreboot layout values
167 ###
168
169 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
170 default CONFIG_ROM_IMAGE_SIZE = 65536
171
172 ##
173 ## Use a small 8K stack
174 ##
175 default CONFIG_STACK_SIZE=0x2000
176
177 ##
178 ## Use a small 16K heap
179 ##
180 default CONFIG_HEAP_SIZE=0x4000
181
182 ##
183 ## Only use the option table in a normal image
184 ##
185 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
186
187 ##
188 ## Coreboot C code runs at this location in RAM
189 ##
190 default CONFIG_RAMBASE=0x00004000
191
192 ##
193 ## Load the payload from the ROM
194 ##
195 default CONFIG_ROM_PAYLOAD = 1
196
197 ###
198 ### Defaults of options that you may want to override in the target config file
199 ### 
200
201 ##
202 ## The default compiler
203 ##
204 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
205 default HOSTCC="gcc"
206
207 ##
208 ## Disable the gdb stub by default
209 ## 
210 default CONFIG_GDB_STUB=0
211
212 default CONFIG_USE_PRINTK_IN_CAR=1
213
214 ##
215 ## The Serial Console
216 ##
217
218 # To Enable the Serial Console
219 default CONFIG_CONSOLE_SERIAL8250=1
220
221 ## Select the serial console baud rate
222 default CONFIG_TTYS0_BAUD=115200
223 #default CONFIG_TTYS0_BAUD=57600
224 #default CONFIG_TTYS0_BAUD=38400
225 #default CONFIG_TTYS0_BAUD=19200
226 #default CONFIG_TTYS0_BAUD=9600
227 #default CONFIG_TTYS0_BAUD=4800
228 #default CONFIG_TTYS0_BAUD=2400
229 #default CONFIG_TTYS0_BAUD=1200
230
231 # Select the serial console base port
232 default CONFIG_TTYS0_BASE=0x3f8
233
234 # Select the serial protocol
235 # This defaults to 8 data bits, 1 stop bit, and no parity
236 default CONFIG_TTYS0_LCS=0x3
237
238 ##
239 ### Select the coreboot loglevel
240 ##
241 ## EMERG      1   system is unusable               
242 ## ALERT      2   action must be taken immediately 
243 ## CRIT       3   critical conditions              
244 ## ERR        4   error conditions                 
245 ## WARNING    5   warning conditions               
246 ## NOTICE     6   normal but significant condition 
247 ## INFO       7   informational                    
248 ## CONFIG_DEBUG      8   debug-level messages             
249 ## SPEW       9   Way too many details             
250
251 ## Request this level of debugging output
252 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
253 ## At a maximum only compile in this level of debugging
254 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
255
256 ##
257 ## Select power on after power fail setting
258 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
259
260 ### End Options.lb
261 end