src/mainboard/tyan/s2880/Config.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses USE_NORMAL_IMAGE
   5 uses AMD8111_DEV
   6 uses MAINBOARD
   7 uses ARCH
   8 #
   9 #
  10 ###
  11 ### Set all of the defaults for an x86 architecture
  12 ###
  13 #
  14 #
  15 ###
  16 ### Build the objects we have code for in this directory.
  17 ###
  18 ##object mainboard.o
  19 config chip.h
  20 register "fixup_scsi" = "1"
  21 driver mainboard.o
  22 object static_devices.o
  23 if HAVE_MP_TABLE object mptable.o end
  24 if HAVE_PIRQ_TABLE object irq_tables.o end
  25 #
  26 arch i386 end
  27 #cpu k8 end
  28 #
  29 ###
  30 ### Build our 16 bit and 32 bit linuxBIOS entry code
  31 ###
  32 mainboardinit cpu/i386/entry16.inc
  33 mainboardinit cpu/i386/entry32.inc
  34 ldscript /cpu/i386/entry16.lds
  35 ldscript /cpu/i386/entry32.lds
  36 #
  37 ###
  38 ### Build our reset vector (This is where linuxBIOS is entered)
  39 ###
  40 if USE_FALLBACK_IMAGE
  41   mainboardinit cpu/i386/reset16.inc
  42   ldscript /cpu/i386/reset16.lds
  43 else
  44   print "NO FALLBACK USED!"
  45 end
  46
  47 if USE_NORMAL_IMAGE
  48   mainboardinit cpu/i386/reset32.inc
  49   ldscript /cpu/i386/reset32.lds
  50 end
  51 #
  52 #### Should this be in the northbridge code?
  53 mainboardinit arch/i386/lib/cpu_reset.inc
  54 #
  55 ###
  56 ### Include an id string (For safe flashing)
  57 ###
  58 mainboardinit arch/i386/lib/id.inc
  59 ldscript /arch/i386/lib/id.lds
  60 #
  61 ####
  62 #### This is the early phase of linuxBIOS startup
  63 #### Things are delicate and we test to see if we should
  64 #### failover to another image.
  65 ####
  66 #option MAX_REBOOT_CNT=2
  67 if USE_FALLBACK_IMAGE
  68   ldscript /arch/i386/lib/failover.lds
  69 end
  70 #
  71 ###
  72 ### Setup our mtrrs
  73 ###
  74 mainboardinit cpu/k8/earlymtrr.inc
  75 ###
  76 ### Only the bootstrap cpu makes it here.
  77 ### Failover if we need to
  78 ###
  79 #
  80 if USE_FALLBACK_IMAGE
  81   mainboardinit ./failover.inc
  82 #  mainboardinit southbridge/amd/amd8111/cmos_boot_failover.inc
  83 end
  84
  85 #
  86 #
  87 ###
  88 ### Setup the serial port
  89 ###
  90 #mainboardinit superiowinbond/w83627hf/setup_serial.inc
  91 mainboardinit pc80/serial.inc
  92 mainboardinit arch/i386/lib/console.inc
  93 #
  94 ####
  95 #### O.k. We aren't just an intermediary anymore!
  96 ####
  97 #
  98 ###
  99 ### When debugging disable the watchdog timer
 100 ###
 101 ##option MAXIMUM_CONSOLE_LOGLEVEL=7
 102 #default MAXIMUM_CONSOLE_LOGLEVEL=7
 103 #option DISABLE_WATCHDOG= (MAXIMUM_CONSOLE_LOGLEVEL >= 8)
 104 #if DISABLE_WATCHDOG
 105 #  mainboardinit southbridgeamd/amd8111/disable_watchdog.inc
 106 #end
 107 #
 108 #if USE_FALLBACK_IMAGE mainboardinit arch/i386/lib/noop_failover.inc  end
 109 #
 110 ###
 111 ### Romcc output
 112 ###
 113 #makerule ./failover.E dep "$(MAINBOARD)/failover.c" act "$(CPP) -I$(TOP)/src $(CPPFLAGS) $(MAINBOARD)/failover.c > ./failever.E"
 114 #makerule ./failover.inc dep "./romcc ./failover.E" act "./romcc -O ./failover.E > failover.inc"
 115 #mainboardinit .failover.inc
 116
 117 makerule ./failover.E
 118         depends "$(MAINBOARD)/failover.c"
 119         action "$(CPP) -I$(TOP)/src $(ROMCCPPFLAGS) $(CPPFLAGS) $(MAINBOARD)/failover.c > ./failover.E"
 120 end
 121
 122 makerule ./failover.inc
 123         depends "./romcc ./failover.E"
 124         action "./romcc -O -o failover.inc --label-prefix=failover ./failover.E"end
 125
 126 makerule ./auto.E
 127         depends "$(MAINBOARD)/auto.c"
 128         action  "$(CPP) -I$(TOP)/src $(ROMCCPPFLAGS) $(CPPFLAGS) $(MAINBOARD)/auto.c > ./auto.E"
 129 end
 130 makerule ./auto.inc
 131         depends "./romcc ./auto.E"
 132         action  "./romcc -mcpu=k8  -O ./auto.E > auto.inc"
 133 end
 134 mainboardinit cpu/k8/enable_mmx_sse.inc
 135 mainboardinit ./auto.inc
 136 mainboardinit cpu/k8/disable_mmx_sse.inc
 137 #
 138 ###
 139 ### Setup RAM
 140 ###
 141 #mainboardinit ram/ramtest.inc
 142 #mainboardinit southbridge/amd/amd8111/smbus.inc
 143 #mainboardinit sdram/generic_dump_spd.inc
 144 #
 145 ###
 146 ### Include the secondary Configuration files
 147 ###
 148 northbridge amd/amdk8
 149 end
 150 southbridge amd/amd8111
 151 end
 152 southbridge amd/amd8131
 153 end
 154 #mainboardinit archi386/smp/secondary.inc
 155 superio NSC/pc87360
 156         register "com1" = "{1}"
 157         register "lpt" = "{1}"
 158 end
 159 dir /pc80
 160 ##dir /src/superio/winbond/w83627hf
 161 cpu p5 end
 162 cpu p6 end
 163 cpu k7 end
 164 cpu k8 end