src/mainboard/tyan/s2735/Config.lb

   1 ##
   2 ## Compute the location and size of where this firmware image
   3 ## (linuxBIOS plus bootloader) will live in the boot rom chip.
   4 ##
   5 if USE_FALLBACK_IMAGE
   6         default ROM_SECTION_SIZE   = FALLBACK_SIZE
   7         default ROM_SECTION_OFFSET = ( ROM_SIZE - FALLBACK_SIZE )
   8 else
   9         default ROM_SECTION_SIZE   = ( ROM_SIZE - FALLBACK_SIZE )
  10         default ROM_SECTION_OFFSET = 0
  11 end
  12
  13 ##
  14 ## Compute the start location and size size of
  15 ## The linuxBIOS bootloader.
  16 ##
  17 default PAYLOAD_SIZE            = ( ROM_SECTION_SIZE - ROM_IMAGE_SIZE )
  18 default CONFIG_ROM_STREAM_START = (0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1)
  19
  20 ##
  21 ## Compute where this copy of linuxBIOS will start in the boot rom
  22 ##
  23 default _ROMBASE      = ( CONFIG_ROM_STREAM_START + PAYLOAD_SIZE )
  24
  25 ##
  26 ## Compute a range of ROM that can cached to speed up linuxBIOS,
  27 ## execution speed.
  28 ##
  29 ## XIP_ROM_SIZE must be a power of 2.
  30 ## XIP_ROM_BASE must be a multiple of XIP_ROM_SIZE
  31 ##
  32 default XIP_ROM_SIZE=65536
  33 default XIP_ROM_BASE = ( _ROMBASE + ROM_IMAGE_SIZE - XIP_ROM_SIZE )
  34
  35 arch i386 end
  36
  37 ##
  38 ## Build the objects we have code for in this directory.
  39 ##
  40
  41 driver mainboard.o
  42 if HAVE_MP_TABLE object mptable.o end
  43 if HAVE_PIRQ_TABLE object irq_tables.o end
  44 #object reset.o
  45
  46
  47 ##
  48 ## Romcc output
  49 ##
  50 makerule ./failover.E
  51         depends "$(MAINBOARD)/failover.c ./romcc"
  52         action "./romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  53 end
  54
  55 makerule ./failover.inc
  56         depends "$(MAINBOARD)/failover.c ./romcc"
  57         action "./romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  58 end
  59
  60 makerule ./auto.E
  61         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  62         action  "./romcc -E -mcpu=k8 -O2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  63 end
  64 makerule ./auto.inc
  65         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  66         action  "./romcc    -mcpu=k8 -O2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  67 end
  68
  69 ##
  70 ## Build our 16 bit and 32 bit linuxBIOS entry code
  71 ##
  72 mainboardinit cpu/x86/16bit/entry16.inc
  73 mainboardinit cpu/x86/32bit/entry32.inc
  74 ldscript /cpu/x86/16bit/entry16.lds
  75 ldscript /cpu/x86/32bit/entry32.lds
  76
  77 ##
  78 ## Build our reset vector (This is where linuxBIOS is entered)
  79 ##
  80 if USE_FALLBACK_IMAGE
  81         mainboardinit cpu/x86/16bit/reset16.inc
  82         ldscript /cpu/x86/16bit/reset16.lds
  83 else
  84         mainboardinit cpu/x86/32bit/reset32.inc
  85         ldscript /cpu/x86/32bit/reset32.lds
  86 end
  87
  88 ### Should this be in the northbridge code?
  89 mainboardinit arch/i386/lib/cpu_reset.inc
  90
  91 ##
  92 ## Include an id string (For safe flashing)
  93 ##
  94 mainboardinit arch/i386/lib/id.inc
  95 ldscript /arch/i386/lib/id.lds
  96
  97 ###
  98 ### This is the early phase of linuxBIOS startup
  99 ### Things are delicate and we test to see if we should
 100 ### failover to another image.
 101 ###
 102 if USE_FALLBACK_IMAGE
 103         ldscript /arch/i386/lib/failover.lds
 104         mainboardinit ./failover.inc
 105 end
 106
 107 ###
 108 ### O.k. We aren't just an intermediary anymore!
 109 ###
 110
 111 ##
 112 ## Setup RAM
 113 ##
 114 mainboardinit cpu/x86/fpu/enable_fpu.inc
 115 mainboardinit cpu/x86/mmx/enable_mmx.inc
 116 mainboardinit cpu/x86/sse/enable_sse.inc
 117 mainboardinit ./auto.inc
 118 mainboardinit cpu/x86/sse/disable_sse.inc
 119 mainboardinit cpu/x86/mmx/disable_mmx.inc
 120
 121 ##
 122 ## Include the secondary Configuration files
 123 ##
 124 dir /pc80
 125
 126 if CONFIG_CHIP_NAME
 127         config chip.h
 128 end
 129
 130 # sample config for tyan/s2735
 131 chip northbridge/intel/e7501
 132         device pci_domain 0 on
 133                 device pci 0.0 on end
 134                 device pci 0.1 on end
 135                 device pci 2.0 on
 136                         chip southbridge/intel/i82870
 137                                 device pci 1c.0 on end
 138                                 device pci 1d.0 on end
 139                                 device pci 1e.0 on end
 140                                 device pci 1f.0 on end
 141                         end
 142                 end
 143                 device pci 6.0 on end
 144                 chip southbridge/intel/i82801er
 145                         device pci 1d.0 on end
 146                         device pci 1d.1 on end
 147                         device pci 1d.2 on end
 148                         device pci 1d.3 on end
 149                         device pci 1d.7 on end
 150                         device pci 1e.0 on end
 151                         device pci 1f.0 on
 152                         # device pci 8.0 end
 153                                 chip superio/winbond/w83627hf
 154                                         device pnp 2e.0 on     #  Floppy
 155                                                  io 0x60 = 0x3f0
 156                                                 irq 0x70 = 6
 157                                                 drq 0x74 = 2
 158                                         end
 159                                         device pnp 2e.1 off     #  Parallel Port
 160                                                  io 0x60 = 0x378
 161                                                 irq 0x70 = 7
 162                                         end
 163                                         device pnp 2e.2 on      #  Com1
 164                                                  io 0x60 = 0x3f8
 165                                                 irq 0x70 = 4
 166                                         end
 167                                         device pnp 2e.3 off     #  Com2
 168                                                  io 0x60 = 0x2f8
 169                                                 irq 0x70 = 3
 170                                         end
 171                                         device pnp 2e.5 on      #  Keyboard
 172                                                  io 0x60 = 0x60
 173                                                  io 0x62 = 0x64
 174                                                 irq 0x70 = 1
 175                                                 irq 0x72 = 12
 176                                         end
 177                                         device pnp 2e.6 off end #  CIR
 178                                         device pnp 2e.7 off end #  GAME_MIDI_GIPO1
 179                                         device pnp 2e.8 off end #  GPIO2
 180                                         device pnp 2e.9 off end #  GPIO3
 181                                         device pnp 2e.a off end #  ACPI
 182                                         device pnp 2e.b on      #  HW Monitor
 183                                                  io 0x60 = 0x290
 184                                         end
 185                                 end
 186                         end
 187                         device pci 1f.1 off end
 188                         device pci 1f.2 on end
 189                         device pci 1f.3 on end
 190                         device pci 1f.5 off end
 191                         device pci 1f.6 off end
 192                 end # SB
 193         end # PCI_DOMAIN
 194         device apic_cluster 0 on
 195                 chip cpu/intel/socket_mPGA604_533Mhz
 196                         device apic 0 on end
 197                 end
 198                 chip cpu/intel/socket_mPGA604_533Mhz
 199                         device apic 6 on end
 200                 end
 201         end
 202 end
 203