src/mainboard/technologic/ts5300/Config.lb

   1 default CONFIG_ROM_SIZE = 128 * 1024
   2 default CONFIG_FALLBACK_SIZE = 0x10000
   3
   4 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   5 default CONFIG_XIP_ROM_SIZE = 32 * 1024
   6 include /config/nofailovercalculation.lb
   7
   8 ##
   9 ## Set all of the defaults for an x86 architecture
  10 ##
  11
  12 arch i386 end
  13
  14 ##
  15 ## Build the objects we have code for in this directory.
  16 ##
  17
  18 driver mainboard.o
  19 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  20
  21 ##
  22 ## Romcc output
  23 ##
  24 makerule ./failover.E
  25         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  26         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  27 end
  28
  29 makerule ./failover.inc
  30         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  31         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  32 end
  33
  34 makerule ./auto.E
  35         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  36         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  37 end
  38 makerule ./auto.inc
  39         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  40         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  41 end
  42
  43 ##
  44 ## Build our 16 bit and 32 bit coreboot entry code
  45 ##
  46 mainboardinit cpu/x86/16bit/entry16.inc
  47 mainboardinit cpu/x86/32bit/entry32.inc
  48 ldscript /cpu/x86/16bit/entry16.lds
  49 ldscript /cpu/x86/32bit/entry32.lds
  50
  51 ##
  52 ## Build our reset vector (This is where coreboot is entered)
  53 ##
  54 if CONFIG_USE_FALLBACK_IMAGE
  55         mainboardinit cpu/x86/16bit/reset16.inc
  56         ldscript /cpu/x86/16bit/reset16.lds
  57 else
  58         mainboardinit cpu/x86/32bit/reset32.inc
  59         ldscript /cpu/x86/32bit/reset32.lds
  60 end
  61
  62 ### Should this be in the northbridge code?
  63 mainboardinit arch/i386/lib/cpu_reset.inc
  64
  65 ##
  66 ## Include an id string (For safe flashing)
  67 ##
  68 mainboardinit arch/i386/lib/id.inc
  69 ldscript /arch/i386/lib/id.lds
  70
  71 ###
  72 ### This is the early phase of coreboot startup
  73 ### Things are delicate and we test to see if we should
  74 ### failover to another image.
  75 ###
  76 if CONFIG_USE_FALLBACK_IMAGE
  77         ldscript /arch/i386/lib/failover.lds
  78         mainboardinit ./failover.inc
  79 end
  80
  81
  82 # VGA console
  83 #if CONFIG_CONSOLE_VGA
  84 #       default CONFIG_PCI_ROM_RUN=1
  85 #end
  86 ###
  87 ### O.k. We aren't just an intermediary anymore!
  88 ###
  89
  90 ##
  91 ## Setup RAM
  92 ##
  93 mainboardinit cpu/x86/fpu_enable.inc
  94 mainboardinit ./auto.inc
  95
  96 ##
  97 ## Include the secondary Configuration files
  98 ##
  99 dir /pc80
 100 dir /devices
 101 config chip.h
 102
 103 chip cpu/amd/sc520
 104         device pci_domain 0 on
 105                 device pci 0.0 on end
 106
 107 #               chip drivers/pci/onboard
 108 #                       device pci 12.0 on end # enet
 109 #               end
 110 #               chip drivers/pci/onboard
 111 #                       device pci 14.0 on end # 69000
 112 #               end
 113 #               register "com1" = "{1}"
 114 #               register "com1" = "{1, 0, 0x3f8, 4}"
 115         end
 116
 117 end