src/mainboard/technexion/tim8690/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 #include <southbridge/amd/sb600/sb600.h>
  29 #include "chip.h"
  30
  31 #define ADT7461_ADDRESS 0x4C
  32 #define ARA_ADDRESS     0x0C /* Alert Response Address */
  33 #define SMBUS_IO_BASE 0x1000
  34
  35 extern int do_smbus_read_byte(u32 smbus_io_base, u32 device, u32 address);
  36 extern int do_smbus_write_byte(u32 smbus_io_base, u32 device, u32 address,
  37                                u8 val);
  38 #define ADT7461_read_byte(address) \
  39         do_smbus_read_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address)
  40 #define ARA_read_byte(address) \
  41         do_smbus_read_byte(SMBUS_IO_BASE, ARA_ADDRESS, address)
  42 #define ADT7461_write_byte(address, val) \
  43         do_smbus_write_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address, val)
  44
  45 uint64_t uma_memory_base, uma_memory_size;
  46
  47
  48
  49 /***************************************************
  50 * This board, the TIM-8690 has two Marvel 88e5056 PCI-E
  51 * 10/100/1000 chips on board.
  52 * Both of their pin PERSTn pins are connected to GPIO 5 of the
  53 * SB600 southbridge.
  54 ****************************************************/
  55 static void enable_onboard_nic(void)
  56 {
  57
  58         u8 byte;
  59         device_t sm_dev;
  60
  61         printk(BIOS_INFO, "enable_onboard_nic.\n");
  62
  63         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
  64
  65         byte = pci_read_config8(sm_dev, 0x9a);
  66         byte |= ( 1 << 7);
  67         pci_write_config8(sm_dev, 0x9a, byte);
  68
  69         byte=pm_ioread(0x59);
  70         byte &= ~( 1<< 5);
  71         pm_iowrite(0x59,byte);
  72
  73         byte = pci_read_config8(sm_dev, 0xA8);
  74
  75         byte |= (1 << 1); //set bit 1 to high
  76         pci_write_config8(sm_dev, 0xA8, byte);
  77 }
  78
  79 /* set thermal config
  80  */
  81 static void set_thermal_config(void)
  82 {
  83         u8 byte;
  84         u16 word;
  85         device_t sm_dev;
  86
  87         /* set ADT 7461 */
  88         ADT7461_write_byte(0x0B, 0x50); /* Local Temperature Hight limit */
  89         ADT7461_write_byte(0x0C, 0x00); /* Local Temperature Low limit */
  90         ADT7461_write_byte(0x0D, 0x50); /* External Temperature Hight limit  High Byte */
  91         ADT7461_write_byte(0x0E, 0x00); /* External Temperature Low limit High Byte */
  92
  93         ADT7461_write_byte(0x19, 0x55); /* External THERM limit */
  94         ADT7461_write_byte(0x20, 0x55); /* Local THERM limit */
  95
  96         byte = ADT7461_read_byte(0x02); /* read status register to clear it */
  97         ARA_read_byte(0x05); /* A hardware alert can only be cleared by the master sending an ARA as a read command */
  98         printk(BIOS_INFO, "Init adt7461 end , status 0x02 %02x\n", byte);
  99
 100         /* sb600 settings for thermal config */
 101         /* set SB600 GPIO 64 to GPIO with pull-up */
 102         byte = pm2_ioread(0x42);
 103         byte &= 0x3f;
 104         pm2_iowrite(0x42, byte);
 105
 106         /* set GPIO 64 to input */
 107         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 108         word = pci_read_config16(sm_dev, 0x56);
 109         word |= 1 << 7;
 110         pci_write_config16(sm_dev, 0x56, word);
 111
 112         /* set GPIO 64 internal pull-up */
 113         byte = pm2_ioread(0xf0);
 114         byte &= 0xee;
 115         pm2_iowrite(0xf0, byte);
 116
 117         /* set Talert to be active low */
 118         byte = pm_ioread(0x67);
 119         byte &= ~(1 << 5);
 120         pm_iowrite(0x67, byte);
 121
 122         /* set Talert to generate ACPI event */
 123         byte = pm_ioread(0x3c);
 124         byte &= 0xf3;
 125         pm_iowrite(0x3c, byte);
 126
 127         /* THERMTRIP pin */
 128         /* byte = pm_ioread(0x68);
 129          * byte |= 1 << 3;
 130          * pm_iowrite(0x68, byte);
 131          *
 132          * byte = pm_ioread(0x55);
 133          * byte |= 1 << 0;
 134          * pm_iowrite(0x55, byte);
 135          *
 136          * byte = pm_ioread(0x67);
 137          * byte &= ~( 1 << 6);
 138          * pm_iowrite(0x67, byte);
 139          */
 140 }
 141
 142 /*************************************************
 143 * enable the dedicated function in tim8690 board.
 144 * This function called early than rs690_enable.
 145 *************************************************/
 146 static void tim8690_enable(device_t dev)
 147 {
 148         printk(BIOS_INFO, "Mainboard tim8690 Enable. dev=0x%p\n", dev);
 149
 150 #if (CONFIG_GFXUMA == 1)
 151         msr_t msr, msr2;
 152
 153         /* TOP_MEM: the top of DRAM below 4G */
 154         msr = rdmsr(TOP_MEM);
 155         printk(BIOS_INFO, "%s, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
 156                     __func__, msr.lo, msr.hi);
 157
 158         /* TOP_MEM2: the top of DRAM above 4G */
 159         msr2 = rdmsr(TOP_MEM2);
 160         printk(BIOS_INFO, "%s, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
 161                     __func__, msr2.lo, msr2.hi);
 162
 163         switch (msr.lo) {
 164         case 0x10000000:        /* 256M system memory */
 165                 uma_memory_size = 0x2000000;    /* 32M recommended UMA */
 166                 break;
 167
 168         case 0x18000000:        /* 384M system memory */
 169                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 170                 break;
 171
 172         case 0x20000000:        /* 512M system memory */
 173                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 174                 break;
 175
 176         default:                /* 1GB and above system memory */
 177                 uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 178                 break;
 179         }
 180
 181         uma_memory_base = msr.lo - uma_memory_size;     /* TOP_MEM1 */
 182         printk(BIOS_INFO, "%s: uma size 0x%08llx, memory start 0x%08llx\n",
 183                     __func__, uma_memory_size, uma_memory_base);
 184
 185         /* TODO: TOP_MEM2 */
 186 #else
 187         uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 188         uma_memory_base = 0x38000000;   /* 1GB  system memory supposed */
 189 #endif
 190
 191         enable_onboard_nic();
 192         set_thermal_config();
 193 }
 194
 195 int add_mainboard_resources(struct lb_memory *mem)
 196 {
 197         /* UMA is removed from system memory in the northbridge code, but
 198          * in some circumstances we want the memory mentioned as reserved.
 199          */
 200 #if (CONFIG_GFXUMA == 1)
 201         printk(BIOS_INFO, "uma_memory_base=0x%llx, uma_memory_size=0x%llx \n",
 202         uma_memory_base, uma_memory_size);
 203         lb_add_memory_range(mem, LB_MEM_RESERVED,
 204                 uma_memory_base, uma_memory_size);
 205 #endif
 206         return 0;
 207 }
 208
 209 struct chip_operations mainboard_ops = {
 210         CHIP_NAME("TechNexion TIM-8690   Mainboard")
 211         .enable_dev = tim8690_enable,
 212 };