src/mainboard/supermicro/h8qme_fam10/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdfam10_sysconf.h>
  29
  30 #include "mb_sysconf.h"
  31
  32 extern void get_bus_conf(void);
  33 extern unsigned sbdn3;
  34
  35 void *smp_write_config_table(void *v)
  36 {
  37         static const char sig[4] = "PCMP";
  38         static const char oem[8] = "SUPERMIC";
  39         static const char productid[12] = "H8QME       ";
  40         struct mp_config_table *mc;
  41         struct mb_sysconf_t *m;
  42         unsigned sbdn;
  43
  44
  45         int i,j;
  46
  47         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  48         memset(mc, 0, sizeof(*mc));
  49
  50         memcpy(mc->mpc_signature, sig, sizeof(sig));
  51         mc->mpc_length = sizeof(*mc); /* initially just the header */
  52         mc->mpc_spec = 0x04;
  53         mc->mpc_checksum = 0; /* not yet computed */
  54         memcpy(mc->mpc_oem, oem, sizeof(oem));
  55         memcpy(mc->mpc_productid, productid, sizeof(productid));
  56         mc->mpc_oemptr = 0;
  57         mc->mpc_oemsize = 0;
  58         mc->mpc_entry_count = 0; /* No entries yet... */
  59         mc->mpc_lapic = LAPIC_ADDR;
  60         mc->mpe_length = 0;
  61         mc->mpe_checksum = 0;
  62         mc->reserved = 0;
  63
  64         smp_write_processors(mc);
  65
  66         get_bus_conf();
  67         sbdn = sysconf.sbdn;
  68         m = sysconf.mb;
  69
  70
  71
  72 /*Bus:          Bus ID  Type*/
  73         /* define bus and isa numbers */
  74         for(j= 0; j < 256 ; j++) {
  75                 if(m->bus_type[j])
  76                          smp_write_bus(mc, j, "PCI   ");
  77         }
  78         smp_write_bus(mc, m->bus_isa, "ISA   ");
  79
  80
  81
  82
  83
  84
  85 /*I/O APICs:    APIC ID Version State           Address*/
  86         {
  87                 device_t dev;
  88                 struct resource *res;
  89                 uint32_t dword;
  90
  91 //void smp_write_ioapic(struct mp_config_table *mc,     unsigned char id, unsigned char ver,    unsigned long apicaddr);
  92
  93                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  94
  95
  96                 if (dev) {
  97                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  98                         if (res) {
  99                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
 100                         }
 101
 102                         dword = 0x00000ab5;
 103                         pci_write_config32(dev, 0x7c, dword);
 104
 105                         dword = 0x5ab0a500;
 106                         pci_write_config32(dev, 0x80, dword);
 107
 108                         dword = 0xa000000b;
 109                         dword = 0x10000002;
 110                         pci_write_config32(dev, 0x84, dword);
 111
 112                 }
 113
 114  /* 8132_1*/
 115     dev = dev_find_slot(m->bus_8132_0, PCI_DEVFN(sbdn3,1));
 116     res = find_resource(dev,PCI_BASE_ADDRESS_0);
 117     smp_write_ioapic(mc, m->apicid_8132_1, 0x11, res->base);
 118
 119  /* 8132_2*/
 120     dev = dev_find_slot(m->bus_8132_0, PCI_DEVFN(sbdn3+1,1));
 121     res = find_resource(dev,PCI_BASE_ADDRESS_0);
 122     smp_write_ioapic(mc, m->apicid_8132_2, 0x11, res->base);
 123
 124
 125 }
 126
 127
 128 /*I/O Ints:     Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID                                                                 * PIN# */
 129 smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_mcp55, 0x0);
 130 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_mcp55, 0x1);
 131 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x0, m->apicid_mcp55, 0x2);
 132 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x3, m->apicid_mcp55, 0x3);
 133 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x4, m->apicid_mcp55, 0x4);
 134 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x6, m->apicid_mcp55, 0x6);
 135 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x7, m->apicid_mcp55, 0x7);
 136 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x8, m->apicid_mcp55, 0x8);
 137 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xc, m->apicid_mcp55, 0xc);
 138 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xd, m->apicid_mcp55, 0xd);
 139 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xe, m->apicid_mcp55, 0xe);
 140 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xf, m->apicid_mcp55, 0xf);
 141
 142 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0x5);  /*  5 SMBus! Not correctly assign!!*/
 143 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0xb); /* 11 USB, OK */
 144 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0xa); /* 10 USB, OK */
 145 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x5); /*  5  IDE, OK*/
 146 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0xa); /* 10 IDE, OK*/
 147 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0xa); /* 10 IDE, OK*/
 148 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+6)<<2)|1, m->apicid_mcp55, 0xa); /* 10 VGA, OK*/
 149
 150 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_8132_2, ((3)<<2)|0, m->apicid_mcp55, 0x5); /* 5  eth0, OK*/
 151 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_8132_2, ((3)<<2)|1, m->apicid_mcp55, 0xb); /* 11 eth1, OK*/
 152
 153
 154 for(j=7;j>=2; j--) {
 155                 if(!m->bus_mcp55[j]) continue;
 156                 for(i=0;i<4;i++) {
 157                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
 158                 }
 159         }
 160
 161         for(j=0; j<1; j++)
 162                 for(i=0;i<4;i++) {
 163                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x04+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 164                 }
 165
 166 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 167         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 168         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 169         /* There is no extension information... */
 170
 171         /* Compute the checksums */
 172         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 173         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 174         printk_debug("Wrote the mp table end at: %p - %p\n",
 175         mc, smp_next_mpe_entry(mc));
 176         return smp_next_mpe_entry(mc);
 177 }
 178
 179 unsigned long write_smp_table(unsigned long addr)
 180 {
 181         void *v;
 182         v = smp_write_floating_table(addr);
 183         return (unsigned long)smp_write_config_table(v);
 184 }