src/mainboard/sunw/ultra40/Options.lb

   1 uses CONFIG_HAVE_MP_TABLE
   2 uses CONFIG_HAVE_PIRQ_TABLE
   3 uses CONFIG_USE_FALLBACK_IMAGE
   4 uses CONFIG_HAVE_FALLBACK_BOOT
   5 uses CONFIG_HAVE_HARD_RESET
   6 uses CONFIG_IRQ_SLOT_COUNT
   7 uses CONFIG_HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses CONFIG_FALLBACK_SIZE
  14 uses CONFIG_ROM_SIZE
  15 uses CONFIG_ROM_SECTION_SIZE
  16 uses CONFIG_ROM_IMAGE_SIZE
  17 uses CONFIG_ROM_SECTION_SIZE
  18 uses CONFIG_ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  21 uses CONFIG_PRECOMPRESSED_PAYLOAD
  22 uses CONFIG_ROMBASE
  23 uses CONFIG_XIP_ROM_SIZE
  24 uses CONFIG_XIP_ROM_BASE
  25 uses CONFIG_STACK_SIZE
  26 uses CONFIG_HEAP_SIZE
  27 uses CONFIG_USE_OPTION_TABLE
  28 uses CONFIG_LB_CKS_RANGE_START
  29 uses CONFIG_LB_CKS_RANGE_END
  30 uses CONFIG_LB_CKS_LOC
  31 uses CONFIG_MAINBOARD
  32 uses CONFIG_MAINBOARD_PART_NUMBER
  33 uses CONFIG_MAINBOARD_VENDOR
  34 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  35 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  36 uses COREBOOT_EXTRA_VERSION
  37 uses CONFIG_RAMBASE
  38 uses CONFIG_GDB_STUB
  39 uses CONFIG_CROSS_COMPILE
  40 uses CC
  41 uses HOSTCC
  42 uses CONFIG_OBJCOPY
  43 uses CONFIG_TTYS0_BAUD
  44 uses CONFIG_TTYS0_BASE
  45 uses CONFIG_TTYS0_LCS
  46 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  47 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  48 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  49 uses CONFIG_CONSOLE_SERIAL8250
  50 uses CONFIG_HAVE_INIT_TIMER
  51 uses CONFIG_GDB_STUB
  52 uses CONFIG_CONSOLE_VGA
  53 uses CONFIG_PCI_ROM_RUN
  54 uses CONFIG_HW_MEM_HOLE_SIZEK
  55 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  56
  57 uses CONFIG_USE_DCACHE_RAM
  58 uses CONFIG_DCACHE_RAM_BASE
  59 uses CONFIG_DCACHE_RAM_SIZE
  60 uses CONFIG_USE_INIT
  61 uses CONFIG_USE_PRINTK_IN_CAR
  62
  63 uses CONFIG_ENABLE_APIC_EXT_ID
  64 uses CONFIG_APIC_ID_OFFSET
  65 uses CONFIG_LIFT_BSP_APIC_ID
  66
  67 uses CONFIG_HT_CHAIN_UNITID_BASE
  68 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  69 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  70 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  71
  72 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  73 #512K bytes
  74 #default CONFIG_ROM_SIZE=524288
  75
  76 #1M bytes
  77 default CONFIG_ROM_SIZE=1048576
  78
  79 ##
  80 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  81 ##
  82 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
  83
  84 ###
  85 ### Build options
  86 ###
  87
  88 ##
  89 ## Build code for the fallback boot
  90 ##
  91 default CONFIG_HAVE_FALLBACK_BOOT=1
  92
  93 ##
  94 ## Build code to reset the motherboard from coreboot
  95 ##
  96 default CONFIG_HAVE_HARD_RESET=1
  97
  98 ##
  99 ## Build code to export a programmable irq routing table
 100 ##
 101 default CONFIG_HAVE_PIRQ_TABLE=1
 102 default CONFIG_IRQ_SLOT_COUNT=11
 103
 104 ##
 105 ## Build code to export an x86 MP table
 106 ## Useful for specifying IRQ routing values
 107 ##
 108 default CONFIG_HAVE_MP_TABLE=1
 109
 110 ##
 111 ## Build code to export a CMOS option table
 112 ##
 113 default CONFIG_HAVE_OPTION_TABLE=1
 114
 115 ##
 116 ## Move the default coreboot cmos range off of AMD RTC registers
 117 ##
 118 default CONFIG_LB_CKS_RANGE_START=49
 119 default CONFIG_LB_CKS_RANGE_END=122
 120 default CONFIG_LB_CKS_LOC=123
 121
 122 ##
 123 ## Build code for SMP support
 124 ## Only worry about 2 micro processors
 125 ##
 126 default CONFIG_SMP=1
 127 default CONFIG_MAX_CPUS=4
 128 default CONFIG_MAX_PHYSICAL_CPUS=2
 129 default CONFIG_LOGICAL_CPUS=1
 130
 131 #1G memory hole
 132 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 133
 134 #Opteron K8 1G HT Support
 135 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 136
 137 ##HT Unit ID offset, default is 1, the typical one
 138 default CONFIG_HT_CHAIN_UNITID_BASE=0x0
 139
 140 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 141 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x0
 142
 143 #make the SB HT chain on bus 0, default is not (0)
 144 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 145
 146 ##only offset for SB chain?, default is yes(1)
 147 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 148
 149 #VGA
 150 default CONFIG_CONSOLE_VGA=1
 151 default CONFIG_PCI_ROM_RUN=1
 152
 153 ##
 154 ## enable CACHE_AS_RAM specifics
 155 ##
 156 default CONFIG_USE_DCACHE_RAM=1
 157 default CONFIG_DCACHE_RAM_BASE=0xcf000
 158 default CONFIG_DCACHE_RAM_SIZE=0x1000
 159 default CONFIG_USE_INIT=0
 160
 161 default CONFIG_ENABLE_APIC_EXT_ID=1
 162 default CONFIG_APIC_ID_OFFSET=0x10
 163 default CONFIG_LIFT_BSP_APIC_ID=0
 164
 165
 166 ##
 167 ## Build code to setup a generic IOAPIC
 168 ##
 169 default CONFIG_IOAPIC=1
 170
 171 ##
 172 ## Clean up the motherboard id strings
 173 ##
 174 default CONFIG_MAINBOARD_PART_NUMBER="ultra40"
 175 default CONFIG_MAINBOARD_VENDOR="sunw"
 176
 177 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x108e
 178 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x40
 179
 180 ###
 181 ### coreboot layout values
 182 ###
 183
 184 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 185 default CONFIG_ROM_IMAGE_SIZE = 65536
 186
 187 ##
 188 ## Use a small 8K stack
 189 ##
 190 default CONFIG_STACK_SIZE=0x2000
 191
 192 ##
 193 ## Use a small 16K heap
 194 ##
 195 default CONFIG_HEAP_SIZE=0x4000
 196
 197 ##
 198 ## Only use the option table in a normal image
 199 ##
 200 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 201
 202 ##
 203 ## Coreboot C code runs at this location in RAM
 204 ##
 205 default CONFIG_RAMBASE=0x00004000
 206
 207 ##
 208 ## Load the payload from the ROM
 209 ##
 210 default CONFIG_ROM_PAYLOAD = 1
 211
 212 ###
 213 ### Defaults of options that you may want to override in the target config file
 214 ###
 215
 216 ##
 217 ## The default compiler
 218 ##
 219 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 220 default HOSTCC="gcc"
 221
 222 ##
 223 ## Disable the gdb stub by default
 224 ##
 225 default CONFIG_GDB_STUB=0
 226
 227 default CONFIG_USE_PRINTK_IN_CAR=1
 228
 229 ##
 230 ## The Serial Console
 231 ##
 232
 233 # To Enable the Serial Console
 234 default CONFIG_CONSOLE_SERIAL8250=1
 235
 236 ## Select the serial console baud rate
 237 default CONFIG_TTYS0_BAUD=115200
 238 #default CONFIG_TTYS0_BAUD=57600
 239 #default CONFIG_TTYS0_BAUD=38400
 240 #default CONFIG_TTYS0_BAUD=19200
 241 #default CONFIG_TTYS0_BAUD=9600
 242 #default CONFIG_TTYS0_BAUD=4800
 243 #default CONFIG_TTYS0_BAUD=2400
 244 #default CONFIG_TTYS0_BAUD=1200
 245
 246 # Select the serial console base port
 247 default CONFIG_TTYS0_BASE=0x3f8
 248
 249 # Select the serial protocol
 250 # This defaults to 8 data bits, 1 stop bit, and no parity
 251 default CONFIG_TTYS0_LCS=0x3
 252
 253 ##
 254 ### Select the coreboot loglevel
 255 ##
 256 ## EMERG      1   system is unusable
 257 ## ALERT      2   action must be taken immediately
 258 ## CRIT       3   critical conditions
 259 ## ERR        4   error conditions
 260 ## WARNING    5   warning conditions
 261 ## NOTICE     6   normal but significant condition
 262 ## INFO       7   informational
 263 ## CONFIG_DEBUG      8   debug-level messages
 264 ## SPEW       9   Way too many details
 265
 266 ## Request this level of debugging output
 267 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 268 ## At a maximum only compile in this level of debugging
 269 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 270
 271 ##
 272 ## Select power on after power fail setting
 273 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 274
 275 ### End Options.lb
 276 end