Initial support for the Intel 82830 northbridge and RCA RM4100 board.
[coreboot.git] / src / mainboard / rca / rm4100 / spd_table.h
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2008 Joseph Smith <joe@smittys.pointclark.net>
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
19  */
20
21 #include <spd.h>
22
23 struct spd_entry {
24         unsigned int address;
25         unsigned int data;
26 };
27
28 /*
29  * The onboard 128MB PC133 memory does not have an SPD EEPROM so the values
30  * have to be set manually, the onboard memory is located in socket1 (0x51).
31  */
32 const struct spd_entry spd_table [] = {
33         {SPD_MEMORY_TYPE,                     0x04}, /* (Fundamental) memory type */
34         {SPD_NUM_COLUMNS,                     0x09}, /* Number of column address bits */
35         {SPD_NUM_DIMM_BANKS,                  0x01}, /* Number of module rows (banks) */
36         {SPD_MODULE_DATA_WIDTH_LSB,           0x40}, /* Module data width (LSB) */
37         {SPD_MIN_CYCLE_TIME_AT_CAS_MAX,       0x75}, /* SDRAM cycle time (highest CAS latency), RAS access time (tRAC) */
38         {SPD_ACCESS_TIME_FROM_CLOCK,          0x54}, /* SDRAM access time from clock (highest CAS latency), CAS access time (Tac, tCAC) */
39         {SPD_DENSITY_OF_EACH_ROW_ON_MODULE,   0x20}, /* Density of each row on module */
40 };