src/mainboard/olpc/btest/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses HAVE_OPTION_TABLE
   8 uses USE_OPTION_TABLE
   9 uses CONFIG_ROM_PAYLOAD
  10 uses IRQ_SLOT_COUNT
  11 uses MAINBOARD
  12 uses MAINBOARD_VENDOR
  13 uses MAINBOARD_PART_NUMBER
  14 uses COREBOOT_EXTRA_VERSION
  15 uses ARCH
  16 uses FALLBACK_SIZE
  17 uses STACK_SIZE
  18 uses HEAP_SIZE
  19 uses ROM_SIZE
  20 uses ROM_SECTION_SIZE
  21 uses ROM_IMAGE_SIZE
  22 uses ROM_SECTION_SIZE
  23 uses ROM_SECTION_OFFSET
  24 uses CONFIG_ROM_PAYLOAD_START
  25 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  26 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  27 uses CONFIG_PRECOMPRESSED_PAYLOAD
  28 uses PAYLOAD_SIZE
  29 uses _ROMBASE
  30 uses _RAMBASE
  31 uses XIP_ROM_SIZE
  32 uses XIP_ROM_BASE
  33 uses HAVE_MP_TABLE
  34 uses CROSS_COMPILE
  35 uses CC
  36 uses HOSTCC
  37 uses OBJCOPY
  38 uses DEFAULT_CONSOLE_LOGLEVEL
  39 uses MAXIMUM_CONSOLE_LOGLEVEL
  40 uses CONFIG_CONSOLE_SERIAL8250
  41 uses TTYS0_BAUD
  42 uses TTYS0_BASE
  43 uses TTYS0_LCS
  44 uses CONFIG_UDELAY_TSC
  45 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  46
  47 ## ROM_SIZE is the size of boot ROM that this board will use.
  48 default ROM_SIZE  = 256*1024
  49
  50 ###
  51 ### Build options
  52 ###
  53
  54 ##
  55 ## Build code for the fallback boot
  56 ##
  57 default HAVE_FALLBACK_BOOT=1
  58
  59 ##
  60 ## no MP table
  61 ##
  62 default HAVE_MP_TABLE=0
  63
  64 ##
  65 ## Build code to reset the motherboard from coreboot
  66 ##
  67 default HAVE_HARD_RESET=0
  68
  69 ## Delay timer options
  70 ##
  71 default CONFIG_UDELAY_TSC=1
  72 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  73
  74 ##
  75 ## Build code to export a programmable irq routing table
  76 ##
  77 default HAVE_PIRQ_TABLE=1
  78 default IRQ_SLOT_COUNT=2
  79 #object irq_tables.o
  80
  81 ##
  82 ## Build code to export a CMOS option table
  83 ##
  84 default HAVE_OPTION_TABLE=0
  85
  86 ###
  87 ### coreboot layout values
  88 ###
  89
  90 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
  91 default ROM_IMAGE_SIZE = 65536
  92 default FALLBACK_SIZE = 131072
  93
  94 ##
  95 ## Use a small 8K stack
  96 ##
  97 default STACK_SIZE=0x2000
  98
  99 ##
 100 ## Use a small 16K heap
 101 ##
 102 default HEAP_SIZE=0x4000
 103
 104 ##
 105 ## Only use the option table in a normal image
 106 ##
 107 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 108 default USE_OPTION_TABLE = 0
 109
 110 default _RAMBASE = 0x00004000
 111
 112 default CONFIG_ROM_PAYLOAD     = 1
 113
 114 ##
 115 ## The default compiler
 116 ##
 117 default CROSS_COMPILE=""
 118 default CC="$(CROSS_COMPILE)gcc -m32"
 119 default HOSTCC="gcc"
 120
 121 ##
 122 ## The Serial Console
 123 ##
 124
 125 # To Enable the Serial Console
 126 default CONFIG_CONSOLE_SERIAL8250=1
 127
 128 ## Select the serial console baud rate
 129 default TTYS0_BAUD=115200
 130 #default TTYS0_BAUD=57600
 131 #default TTYS0_BAUD=38400
 132 #default TTYS0_BAUD=19200
 133 #default TTYS0_BAUD=9600
 134 #default TTYS0_BAUD=4800
 135 #default TTYS0_BAUD=2400
 136 #default TTYS0_BAUD=1200
 137
 138 # Select the serial console base port
 139 default TTYS0_BASE=0x3f8
 140
 141 # Select the serial protocol
 142 # This defaults to 8 data bits, 1 stop bit, and no parity
 143 default TTYS0_LCS=0x3
 144
 145 ##
 146 ### Select the coreboot loglevel
 147 ##
 148 ## EMERG      1   system is unusable
 149 ## ALERT      2   action must be taken immediately
 150 ## CRIT       3   critical conditions
 151 ## ERR        4   error conditions
 152 ## WARNING    5   warning conditions
 153 ## NOTICE     6   normal but significant condition
 154 ## INFO       7   informational
 155 ## DEBUG      8   debug-level messages
 156 ## SPEW       9   Way too many details
 157
 158 ## Request this level of debugging output
 159 default  DEFAULT_CONSOLE_LOGLEVEL=8
 160 ## At a maximum only compile in this level of debugging
 161 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 162
 163
 164 #
 165 # ROMFS
 166 #
 167 #
 168 default CONFIG_ROMFS=0
 169 end