src/mainboard/nvidia/l1_2pvv/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdk8_sysconf.h>
  29
  30 #include "mb_sysconf.h"
  31
  32 void *smp_write_config_table(void *v)
  33 {
  34         static const char sig[4] = "PCMP";
  35         static const char oem[8] = "NVIDIA  ";
  36         static const char productid[12] = "L1_2PVV     ";
  37         struct mp_config_table *mc;
  38         struct mb_sysconf_t *m;
  39         unsigned sbdn;
  40
  41         int i,j;
  42         unsigned char apicpin[4];
  43
  44         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  45         memset(mc, 0, sizeof(*mc));
  46
  47         memcpy(mc->mpc_signature, sig, sizeof(sig));
  48         mc->mpc_length = sizeof(*mc); /* initially just the header */
  49         mc->mpc_spec = 0x04;
  50         mc->mpc_checksum = 0; /* not yet computed */
  51         memcpy(mc->mpc_oem, oem, sizeof(oem));
  52         memcpy(mc->mpc_productid, productid, sizeof(productid));
  53         mc->mpc_oemptr = 0;
  54         mc->mpc_oemsize = 0;
  55         mc->mpc_entry_count = 0; /* No entries yet... */
  56         mc->mpc_lapic = LAPIC_ADDR;
  57         mc->mpe_length = 0;
  58         mc->mpe_checksum = 0;
  59         mc->reserved = 0;
  60
  61         smp_write_processors(mc);
  62
  63         get_bus_conf();
  64         sbdn = sysconf.sbdn;
  65         m = sysconf.mb;
  66
  67 /*Bus:          Bus ID  Type*/
  68        /* define bus and isa numbers */
  69         for (j = 0; j < 256 ; j++) {
  70                 if (m->bus_type[j])
  71                          smp_write_bus(mc, j, "PCI   ");
  72         }
  73         smp_write_bus(mc, m->bus_isa, "ISA   ");
  74
  75 /*I/O APICs:    APIC ID Version State           Address*/
  76         {
  77                 device_t dev;
  78                 struct resource *res;
  79                 uint32_t dword;
  80
  81                 dev = dev_find_slot(m->bus_mcp55, PCI_DEVFN(sbdn+ 0x1,0));
  82                 if (dev) {
  83                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  84                         if (res)
  85                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  86
  87                 /* Initialize interrupt mapping*/
  88                         dword = pci_read_config32(dev, 0x74);
  89                         dword &= ~(1<<15);
  90                         dword |= 1<<2;
  91                         pci_write_config32(dev, 0x74, dword);
  92
  93                         dword = 0x43c6c643;
  94                         pci_write_config32(dev, 0x7c, dword);
  95
  96                         dword = 0x81001a00;
  97                         pci_write_config32(dev, 0x80, dword);
  98
  99                         dword = 0xd00012d2;
 100                         pci_write_config32(dev, 0x84, dword);
 101
 102                 }
 103
 104             if (m->bus_mcp55b) {
 105                 dev = dev_find_slot(m->bus_mcp55b, PCI_DEVFN(m->sbdnb + 0x1,0));
 106                 if (dev) {
 107                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
 108                         if (res)
 109                                 smp_write_ioapic(mc, m->apicid_mcp55b, 0x11, res->base);
 110
 111                         dword = 0x43c60000;
 112                         pci_write_config32(dev, 0x7c, dword);
 113
 114                         dword = 0x81000000;
 115                         pci_write_config32(dev, 0x80, dword);
 116
 117                         dword = 0xd00002d0;
 118                         pci_write_config32(dev, 0x84, dword);
 119
 120                 }
 121
 122             }
 123
 124         }
 125
 126                    /*I/O Ints:  Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
 127         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_mcp55, 0x0);
 128         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_mcp55, 0x1);
 129         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x0, m->apicid_mcp55, 0x2);
 130         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x3, m->apicid_mcp55, 0x3);
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x4, m->apicid_mcp55, 0x4);
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x6, m->apicid_mcp55, 0x6);
 133         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x7, m->apicid_mcp55, 0x7);
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x8, m->apicid_mcp55, 0x8);
 135         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xc, m->apicid_mcp55, 0xc);
 136         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xd, m->apicid_mcp55, 0xd);
 137         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xe, m->apicid_mcp55, 0xe);
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xf, m->apicid_mcp55, 0xf);
 139
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+1)<<2)|1, m->apicid_mcp55, 0xa); // 10
 141
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+2)<<2)|0, m->apicid_mcp55, 0x16); // 22
 143
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+2)<<2)|1, m->apicid_mcp55, 0x17); // 23
 145
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+6)<<2)|1, m->apicid_mcp55, 0x17); // 23
 147
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x14); // 20
 149         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+5)<<2)|1, m->apicid_mcp55, 0x17); // 23
 150         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+5)<<2)|2, m->apicid_mcp55, 0x15); // 21
 151
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+8)<<2)|0, m->apicid_mcp55, 0x16); // 22
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55, ((sbdn+9)<<2)|0, m->apicid_mcp55, 0x15); // 21
 154
 155 //Slot PCIE
 156         for (j = 2; j < 8; j++) {
 157                 device_t dev;
 158                 dev = dev_find_slot(m->bus_mcp55, PCI_DEVFN(sbdn + 0x0a + j - 2 , 0));
 159                 if (!dev || !dev->enabled)
 160                         continue;
 161                 for (i = 0; i < 4; i++)
 162                         apicpin[i] = 0x10 + (2+j+i+4-sbdn%4)%4;
 163                 smp_write_intsrc_pci_bridge(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, dev, m->apicid_mcp55, apicpin);
 164         }
 165
 166 //Slot PCI 32
 167         {
 168                 device_t dev;
 169                 dev = dev_find_slot(m->bus_mcp55, PCI_DEVFN(sbdn + 6 , 0));
 170                 if (dev && dev->enabled) {
 171                         for (i = 0; i < 4; i++)
 172                                 apicpin[i] = 0x10 + (2+i)%4;
 173                         smp_write_intsrc_pci_bridge(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, dev, m->apicid_mcp55, apicpin);
 174                 }
 175         }
 176
 177         if (m->bus_mcp55b) {
 178                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b, ((m->sbdnb+5)<<2)|0, m->apicid_mcp55b, 0x14); // 20
 179                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b, ((m->sbdnb+5)<<2)|1, m->apicid_mcp55b, 0x17); // 23
 180                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b, ((m->sbdnb+5)<<2)|2, m->apicid_mcp55b, 0x15); // 21
 181
 182                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b, ((m->sbdnb+8)<<2)|0, m->apicid_mcp55b, 0x16); // 22
 183                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b, ((m->sbdnb+9)<<2)|0, m->apicid_mcp55b, 0x15); // 21
 184
 185
 186         //Slot  PCIE
 187                 for (j = 2; j < 8; j++) {
 188                         device_t dev;
 189                         dev = dev_find_slot(m->bus_mcp55b, PCI_DEVFN(m->sbdnb + 0x0a + j - 2 , 0));
 190                         if (!dev || !dev->enabled)
 191                                 continue;
 192                         for (i = 0; i < 4; i++) {
 193                                 apicpin[i] = 0x10 + (2+j+i+4-m->sbdnb%4)%4;
 194                         }
 195                         smp_write_intsrc_pci_bridge(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, dev, m->apicid_mcp55b, apicpin);
 196                 }
 197
 198         }
 199
 200 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 201         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 202         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 203         /* There is no extension information... */
 204
 205         /* Compute the checksums */
 206         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 207         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 208         printk_debug("Wrote the mp table end at: %p - %p\n",
 209                 mc, smp_next_mpe_entry(mc));
 210         return smp_next_mpe_entry(mc);
 211 }
 212
 213 unsigned long write_smp_table(unsigned long addr)
 214 {
 215         void *v;
 216         v = smp_write_floating_table(addr);
 217         return (unsigned long)smp_write_config_table(v);
 218 }