src/mainboard/nvidia/l1_2pvv/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdk8_sysconf.h>
  29
  30 #include "mb_sysconf.h"
  31
  32 void *smp_write_config_table(void *v)
  33 {
  34         static const char sig[4] = "PCMP";
  35         static const char oem[8] = "NVIDIA  ";
  36         static const char productid[12] = "L1_2PVV     ";
  37         struct mp_config_table *mc;
  38         struct mb_sysconf_t *m;
  39         unsigned sbdn;
  40
  41         int i,j;
  42
  43         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  44         memset(mc, 0, sizeof(*mc));
  45
  46         memcpy(mc->mpc_signature, sig, sizeof(sig));
  47         mc->mpc_length = sizeof(*mc); /* initially just the header */
  48         mc->mpc_spec = 0x04;
  49         mc->mpc_checksum = 0; /* not yet computed */
  50         memcpy(mc->mpc_oem, oem, sizeof(oem));
  51         memcpy(mc->mpc_productid, productid, sizeof(productid));
  52         mc->mpc_oemptr = 0;
  53         mc->mpc_oemsize = 0;
  54         mc->mpc_entry_count = 0; /* No entries yet... */
  55         mc->mpc_lapic = LAPIC_ADDR;
  56         mc->mpe_length = 0;
  57         mc->mpe_checksum = 0;
  58         mc->reserved = 0;
  59
  60         smp_write_processors(mc);
  61
  62         get_bus_conf();
  63         sbdn = sysconf.sbdn;
  64         m = sysconf.mb;
  65
  66 /*Bus:          Bus ID  Type*/
  67        /* define bus and isa numbers */
  68         for(j= 0; j < 256 ; j++) {
  69                 if(m->bus_type[j])
  70                          smp_write_bus(mc, j, "PCI   ");
  71         }
  72         smp_write_bus(mc, m->bus_isa, "ISA   ");
  73
  74 /*I/O APICs:    APIC ID Version State           Address*/
  75         {
  76                 device_t dev;
  77                 struct resource *res;
  78                 uint32_t dword;
  79
  80                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  81                 if (dev) {
  82                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  83                         if (res) {
  84                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  85                         }
  86
  87                         dword = 0x43c6c643;
  88                         pci_write_config32(dev, 0x7c, dword);
  89
  90                         dword = 0x81001a00;
  91                         pci_write_config32(dev, 0x80, dword);
  92
  93                         dword = 0xd00012d2;
  94                         pci_write_config32(dev, 0x84, dword);
  95
  96                 }
  97
  98             if(m->bus_mcp55b[0]) {
  99                 dev = dev_find_slot(m->bus_mcp55b[0], PCI_DEVFN(m->sbdnb + 0x1,0));
 100                 if (dev) {
 101                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
 102                         if (res) {
 103                                 smp_write_ioapic(mc, m->apicid_mcp55b, 0x11, res->base);
 104                         }
 105                         dword = 0x43c60000;
 106                         pci_write_config32(dev, 0x7c, dword);
 107
 108                         dword = 0x81000000;
 109                         pci_write_config32(dev, 0x80, dword);
 110
 111                         dword = 0xd00002d0;
 112                         pci_write_config32(dev, 0x84, dword);
 113
 114                 }
 115
 116             }
 117
 118         }
 119
 120                    /*I/O Ints:  Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
 121         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_mcp55, 0x0);
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_mcp55, 0x1);
 123         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x0, m->apicid_mcp55, 0x2);
 124         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x3, m->apicid_mcp55, 0x3);
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x4, m->apicid_mcp55, 0x4);
 126         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x6, m->apicid_mcp55, 0x6);
 127         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x7, m->apicid_mcp55, 0x7);
 128         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x8, m->apicid_mcp55, 0x8);
 129         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xc, m->apicid_mcp55, 0xc);
 130         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xd, m->apicid_mcp55, 0xd);
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xe, m->apicid_mcp55, 0xe);
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xf, m->apicid_mcp55, 0xf);
 133
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0xa);
 135
 136         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0x16); // 22
 137
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0x17); // 23
 139
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+6)<<2)|1, m->apicid_mcp55, 0x17); // 23
 141
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x14); // 20
 143         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0x17); // 23
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0x15); // 21
 145
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+8)<<2)|0, m->apicid_mcp55, 0x16); // 22
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+9)<<2)|0, m->apicid_mcp55, 0x15); // 21
 148
 149         for(j=7; j>=2; j--) {
 150                 if(!m->bus_mcp55[j]) continue;
 151                 for(i=0;i<4;i++) {
 152                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
 153                 }
 154         }
 155
 156         for(j=0; j<2; j++)
 157                 for(i=0;i<4;i++) {
 158                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x06+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 159                 }
 160
 161         if(m->bus_mcp55b[0]) {
 162                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[0], ((m->sbdnb+5)<<2)|0, m->apicid_mcp55b, 0x14); // 20
 163                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[0], ((m->sbdnb+5)<<2)|1, m->apicid_mcp55b, 0x17); // 23
 164                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[0], ((m->sbdnb+5)<<2)|2, m->apicid_mcp55b, 0x15); // 21
 165
 166                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[0], ((m->sbdnb+8)<<2)|0, m->apicid_mcp55b, 0x16); // 22
 167                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[0], ((m->sbdnb+9)<<2)|0, m->apicid_mcp55b, 0x15); // 21
 168
 169
 170                 for(j=7; j>=2; j--) {
 171                         if(!m->bus_mcp55b[j]) continue;
 172                         for(i=0;i<4;i++) {
 173                                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55b[j], (0x00<<2)|i, m->apicid_mcp55b, 0x10 + (2+j+i+4-m->sbdnb%4)%4);
 174                         }
 175                 }
 176         }
 177 #if 1
 178
 179         if(m->bus_pcix[0]) {
 180
 181                 for(i=0;i<2;i++) {
 182                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_pcix[2], (4<<2)|i, m->apicid_mcp55, 0x10 + (0+i+4-sbdn%4)%4); //16, 17
 183                 }
 184
 185
 186                 for(i=0;i<4;i++) {
 187                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_pcix[1], (4<<2)|i, m->apicid_mcp55, 0x10 + (2+i+4-sbdn%4)%4); // 18, 19, 16, 17
 188                 }
 189         }
 190 #endif
 191
 192 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 193         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 194         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 195         /* There is no extension information... */
 196
 197         /* Compute the checksums */
 198         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 199         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 200         printk_debug("Wrote the mp table end at: %p - %p\n",
 201                 mc, smp_next_mpe_entry(mc));
 202         return smp_next_mpe_entry(mc);
 203 }
 204
 205 unsigned long write_smp_table(unsigned long addr)
 206 {
 207         void *v;
 208         v = smp_write_floating_table(addr);
 209         return (unsigned long)smp_write_config_table(v);
 210 }