src/mainboard/nvidia/l1_2pvv/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses CONFIG_GENERATE_MP_TABLE
  23 uses CONFIG_GENERATE_PIRQ_TABLE
  24 uses CONFIG_GENERATE_ACPI_TABLES
  25 uses CONFIG_HAVE_ACPI_RESUME
  26 uses CONFIG_ACPI_SSDTX_NUM
  27 uses CONFIG_USE_FALLBACK_IMAGE
  28 uses CONFIG_USE_FAILOVER_IMAGE
  29 uses CONFIG_HAVE_FALLBACK_BOOT
  30 uses CONFIG_HAVE_FAILOVER_BOOT
  31 uses CONFIG_HAVE_HARD_RESET
  32 uses CONFIG_IRQ_SLOT_COUNT
  33 uses CONFIG_HAVE_OPTION_TABLE
  34 uses CONFIG_MAX_CPUS
  35 uses CONFIG_MAX_PHYSICAL_CPUS
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_IOAPIC
  38 uses CONFIG_SMP
  39 uses CONFIG_FALLBACK_SIZE
  40 uses CONFIG_FAILOVER_SIZE
  41 uses CONFIG_ROM_SIZE
  42 uses CONFIG_ROM_SECTION_SIZE
  43 uses CONFIG_ROM_IMAGE_SIZE
  44 uses CONFIG_ROM_SECTION_SIZE
  45 uses CONFIG_ROM_SECTION_OFFSET
  46 uses CONFIG_ROM_PAYLOAD
  47 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses CONFIG_ROMBASE
  51 uses CONFIG_XIP_ROM_SIZE
  52 uses CONFIG_XIP_ROM_BASE
  53 uses CONFIG_STACK_SIZE
  54 uses CONFIG_HEAP_SIZE
  55 uses CONFIG_USE_OPTION_TABLE
  56 uses CONFIG_LB_CKS_RANGE_START
  57 uses CONFIG_LB_CKS_RANGE_END
  58 uses CONFIG_LB_CKS_LOC
  59 uses CONFIG_MAINBOARD_PART_NUMBER
  60 uses CONFIG_MAINBOARD_VENDOR
  61 uses CONFIG_MAINBOARD
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  63 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  64 uses COREBOOT_EXTRA_VERSION
  65 uses CONFIG_RAMBASE
  66 uses CONFIG_TTYS0_BAUD
  67 uses CONFIG_TTYS0_BASE
  68 uses CONFIG_TTYS0_LCS
  69 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  70 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  71 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  72 uses CONFIG_CONSOLE_SERIAL8250
  73 uses CONFIG_HAVE_INIT_TIMER
  74 uses CONFIG_GDB_STUB
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_CROSS_COMPILE
  77 uses CC
  78 uses HOSTCC
  79 uses CONFIG_OBJCOPY
  80 uses CONFIG_CONSOLE_VGA
  81 uses CONFIG_USBDEBUG_DIRECT
  82 uses CONFIG_PCI_ROM_RUN
  83 uses CONFIG_HW_MEM_HOLE_SIZEK
  84 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  85 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  86
  87 uses CONFIG_HT_CHAIN_UNITID_BASE
  88 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  89 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  90 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  91
  92 uses CONFIG_USE_DCACHE_RAM
  93 uses CONFIG_DCACHE_RAM_BASE
  94 uses CONFIG_DCACHE_RAM_SIZE
  95 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  96 uses CONFIG_USE_INIT
  97
  98 uses CONFIG_SERIAL_CPU_INIT
  99
 100 uses CONFIG_ENABLE_APIC_EXT_ID
 101 uses CONFIG_APIC_ID_OFFSET
 102 uses CONFIG_LIFT_BSP_APIC_ID
 103
 104 uses CONFIG_PCI_64BIT_PREF_MEM
 105
 106 uses CONFIG_LB_MEM_TOPK
 107
 108 uses CONFIG_AP_CODE_IN_CAR
 109
 110 uses CONFIG_MEM_TRAIN_SEQ
 111
 112 uses CONFIG_WAIT_BEFORE_CPUS_INIT
 113
 114 uses CONFIG_USE_PRINTK_IN_CAR
 115
 116 ###
 117 ### Build options
 118 ###
 119
 120 ##
 121 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 122 ##
 123 default CONFIG_ROM_SIZE=524288
 124 #default CONFIG_ROM_SIZE=0x100000
 125
 126 ##
 127 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 128 ##
 129
 130 #FALLBACK: 256K-4K
 131 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 132 #FAILOVER: 4K
 133 default CONFIG_FAILOVER_SIZE=0x01000
 134
 135 #more 1M for pgtbl
 136 default CONFIG_LB_MEM_TOPK=2048
 137
 138 ##
 139 ## Build code for the fallback boot
 140 ##
 141 default CONFIG_HAVE_FALLBACK_BOOT=1
 142 default CONFIG_HAVE_FAILOVER_BOOT=1
 143
 144 ##
 145 ## Build code to reset the motherboard from coreboot
 146 ##
 147 default CONFIG_HAVE_HARD_RESET=1
 148
 149 ##
 150 ## Build code to export a programmable irq routing table
 151 ##
 152 default CONFIG_GENERATE_PIRQ_TABLE=1
 153 default CONFIG_IRQ_SLOT_COUNT=11
 154
 155 ##
 156 ## Build code to export an x86 MP table
 157 ## Useful for specifying IRQ routing values
 158 ##
 159 default CONFIG_GENERATE_MP_TABLE=1
 160
 161 ## ACPI tables will be included
 162 default CONFIG_GENERATE_ACPI_TABLES=0
 163
 164 ##
 165 ## Build code to export a CMOS option table
 166 ##
 167 default CONFIG_HAVE_OPTION_TABLE=1
 168
 169 ##
 170 ## Move the default coreboot cmos range off of AMD RTC registers
 171 ##
 172 default CONFIG_LB_CKS_RANGE_START=49
 173 default CONFIG_LB_CKS_RANGE_END=122
 174 default CONFIG_LB_CKS_LOC=123
 175
 176 ##
 177 ## Build code for SMP support
 178 ## Only worry about 2 micro processors
 179 ##
 180 default CONFIG_SMP=1
 181 default CONFIG_MAX_CPUS=4
 182 default CONFIG_MAX_PHYSICAL_CPUS=2
 183 default CONFIG_LOGICAL_CPUS=1
 184
 185 #default CONFIG_SERIAL_CPU_INIT=0
 186
 187 default CONFIG_ENABLE_APIC_EXT_ID=0
 188 default CONFIG_APIC_ID_OFFSET=0x10
 189 default CONFIG_LIFT_BSP_APIC_ID=1
 190
 191 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 192 #2G
 193 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 194 #1G
 195 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 196 #512M
 197 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 198
 199 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 200 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 201
 202 #Opteron K8 1G HT Support
 203 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 204
 205 #VGA Console
 206 default CONFIG_CONSOLE_VGA=1
 207 default CONFIG_PCI_ROM_RUN=1
 208
 209 #default CONFIG_USBDEBUG_DIRECT=1
 210
 211 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 212 default CONFIG_HT_CHAIN_UNITID_BASE=0
 213
 214 #real SB Unit ID, default is 0x20, mean dont touch it at last
 215 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 216
 217 #make the SB HT chain on bus 0, default is not (0)
 218 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 219
 220 #only offset for SB chain?, default is yes(1)
 221 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 222
 223 #allow capable device use that above 4G
 224 #default CONFIG_PCI_64BIT_PREF_MEM=1
 225
 226 ##
 227 ## enable CACHE_AS_RAM specifics
 228 ##
 229 default CONFIG_USE_DCACHE_RAM=1
 230 default CONFIG_DCACHE_RAM_BASE=0xc8000
 231 default CONFIG_DCACHE_RAM_SIZE=0x08000
 232 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 233 default CONFIG_USE_INIT=0
 234
 235 default CONFIG_AP_CODE_IN_CAR=0
 236 default CONFIG_MEM_TRAIN_SEQ=1
 237 default CONFIG_WAIT_BEFORE_CPUS_INIT=1
 238
 239 ##
 240 ## Build code to setup a generic IOAPIC
 241 ##
 242 default CONFIG_IOAPIC=1
 243
 244 ##
 245 ## Clean up the motherboard id strings
 246 ##
 247 default CONFIG_MAINBOARD_PART_NUMBER="l1_2pvv"
 248 default CONFIG_MAINBOARD_VENDOR="NVIDIA"
 249 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 250 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 251
 252 ###
 253 ### coreboot layout values
 254 ###
 255
 256 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 257 default CONFIG_ROM_IMAGE_SIZE = 65536 - CONFIG_FAILOVER_SIZE
 258
 259 ##
 260 ## Use a small 8K stack
 261 ##
 262 default CONFIG_STACK_SIZE=0x2000
 263
 264 ##
 265 ## Use a small 32K heap
 266 ##
 267 default CONFIG_HEAP_SIZE=0x8000
 268
 269 ##
 270 ## Only use the option table in a normal image
 271 ##
 272 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 273
 274 ##
 275 ## Coreboot C code runs at this location in RAM
 276 ##
 277 default CONFIG_RAMBASE=0x00100000
 278
 279 ##
 280 ## Load the payload from the ROM
 281 ##
 282 default CONFIG_ROM_PAYLOAD = 1
 283
 284 #default CONFIG_COMPRESSED_PAYLOAD = 1
 285
 286 ###
 287 ### Defaults of options that you may want to override in the target config file
 288 ###
 289
 290 ##
 291 ## The default compiler
 292 ##
 293 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 294 default HOSTCC="gcc"
 295
 296 ##
 297 ## Disable the gdb stub by default
 298 ##
 299 default CONFIG_GDB_STUB=0
 300
 301 ##
 302 ## The Serial Console
 303 ##
 304 default CONFIG_USE_PRINTK_IN_CAR=1
 305
 306 # To Enable the Serial Console
 307 default CONFIG_CONSOLE_SERIAL8250=1
 308
 309 ## Select the serial console baud rate
 310 default CONFIG_TTYS0_BAUD=115200
 311 #default CONFIG_TTYS0_BAUD=57600
 312 #default CONFIG_TTYS0_BAUD=38400
 313 #default CONFIG_TTYS0_BAUD=19200
 314 #default CONFIG_TTYS0_BAUD=9600
 315 #default CONFIG_TTYS0_BAUD=4800
 316 #default CONFIG_TTYS0_BAUD=2400
 317 #default CONFIG_TTYS0_BAUD=1200
 318
 319 # Select the serial console base port
 320 default CONFIG_TTYS0_BASE=0x3f8
 321
 322 # Select the serial protocol
 323 # This defaults to 8 data bits, 1 stop bit, and no parity
 324 default CONFIG_TTYS0_LCS=0x3
 325
 326 ##
 327 ### Select the coreboot loglevel
 328 ##
 329 ## EMERG      1   system is unusable
 330 ## ALERT      2   action must be taken immediately
 331 ## CRIT       3   critical conditions
 332 ## ERR        4   error conditions
 333 ## WARNING    5   warning conditions
 334 ## NOTICE     6   normal but significant condition
 335 ## INFO       7   informational
 336 ## CONFIG_DEBUG      8   debug-level messages
 337 ## SPEW       9   Way too many details
 338
 339 ## Request this level of debugging output
 340 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 341 ## At a maximum only compile in this level of debugging
 342 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 343
 344 ##
 345 ## Select power on after power fail setting
 346 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 347
 348 ### End Options.lb
 349 end