src/mainboard/msi/ms9185/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2001 Eric W.Biederman<ebiderman@lnxi.com>
   5  *
   6  * Copyright (C) 2006 AMD
   7  * Written by Yinghai Lu <yinghailu@gmail.com> for AMD.
   8  *
   9  * Copyright (C) 2006 MSI
  10  * Written by bxshi <bingxunshi@gmail.com> for MSI.
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License as published by
  14  * the Free Software Foundation; either version 2 of the License, or
  15  * (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  25  */
  26
  27 #include <console/console.h>
  28 #include <arch/smp/mpspec.h>
  29 #include <arch/io.h>
  30 #include <device/pci.h>
  31 #include <string.h>
  32 #include <stdint.h>
  33 #if CONFIG_LOGICAL_CPUS==1
  34 #include <cpu/amd/multicore.h>
  35 #endif
  36
  37 #include <cpu/amd/amdk8_sysconf.h>
  38
  39 #include "mb_sysconf.h"
  40
  41 extern void get_bus_conf(void);
  42
  43 static void *smp_write_config_table(void *v)
  44 {
  45         static const char sig[4] = "PCMP";
  46         static const char oem[8] = "MSI     ";
  47         static const char productid[12] = "MS9185      ";
  48         struct mp_config_table *mc;
  49
  50         unsigned char bus_num;
  51        int i;
  52        struct mb_sysconf_t *m;
  53
  54         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  55         memset(mc, 0, sizeof(*mc));
  56
  57         memcpy(mc->mpc_signature, sig, sizeof(sig));
  58         mc->mpc_length = sizeof(*mc); /* initially just the header */
  59         mc->mpc_spec = 0x04;
  60         mc->mpc_checksum = 0; /* not yet computed */
  61         memcpy(mc->mpc_oem, oem, sizeof(oem));
  62         memcpy(mc->mpc_productid, productid, sizeof(productid));
  63         mc->mpc_oemptr = 0;
  64         mc->mpc_oemsize = 0;
  65         mc->mpc_entry_count = 0; /* No entries yet... */
  66         mc->mpc_lapic = LAPIC_ADDR;
  67         mc->mpe_length = 0;
  68         mc->mpe_checksum = 0;
  69         mc->reserved = 0;
  70
  71         smp_write_processors(mc);
  72
  73        get_bus_conf();
  74        m = sysconf.mb;
  75
  76 /*Bus:         Bus ID  Type*/
  77        /* define bus and isa numbers */
  78         for(bus_num = 0; bus_num < m->bus_isa; bus_num++) {
  79                 smp_write_bus(mc, bus_num, "PCI   ");
  80         }
  81         smp_write_bus(mc, m->bus_isa, "ISA   ");
  82
  83 /*I/O APICs:   APIC ID Version State           Address*/
  84         {
  85                 device_t dev = 0;
  86                struct resource *res;
  87                for(i=0; i<3; i++) {
  88                        dev = dev_find_device(0x1166, 0x0235, dev);
  89                        if (dev) {
  90                                res = find_resource(dev, PCI_BASE_ADDRESS_0);
  91                                if (res) {
  92                                        smp_write_ioapic(mc, m->apicid_bcm5785[i], 0x11, res->base);
  93                                }
  94                        }
  95                }
  96
  97        }
  98
  99 /*I/O Ints:    Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 100        smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_bcm5785[0], 0x0);
 101        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_bcm5785[0], 0x1);
 102        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x0, m->apicid_bcm5785[0], 0x2);
 103        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x3, m->apicid_bcm5785[0], 0x3);
 104        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x4, m->apicid_bcm5785[0], 0x4);
 105        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x5, m->apicid_bcm5785[0], 0x5);
 106        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x6, m->apicid_bcm5785[0], 0x6);
 107        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x7, m->apicid_bcm5785[0], 0x7);
 108        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x8, m->apicid_bcm5785[0], 0x8);
 109        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x9, m->apicid_bcm5785[0], 0x9);
 110        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xc, m->apicid_bcm5785[0], 0xc);
 111        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xd, m->apicid_bcm5785[0], 0xd);
 112
 113 //IDE
 114        outb(0x02, 0xc00); outb(0x0e, 0xc01);
 115
 116        smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_bcm5785_0, ((1+sysconf.sbdn)<<2)|1, m->apicid_bcm5785[0], 0xe); // IDE
 117
 118 //SATA
 119        outb(0x07, 0xc00); outb(0x0f, 0xc01);
 120         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5785_1, (0x0e<<2)|0, m->apicid_bcm5785[0], 0xf);
 121
 122 //USB
 123        outb(0x01, 0xc00); outb(0x0a, 0xc01);
 124         for(i=0;i<3;i++) {
 125                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5785_0, ((2+sysconf.sbdn)<<2)|i, m->apicid_bcm5785[0], 0xa); //
 126         }
 127
 128
 129
 130         /* enable int */
 131         /* why here? must get the BAR and PCI command bit 1 set before enable it ....*/
 132         {
 133                 device_t dev;
 134                 dev = dev_find_device(0x1166, 0x0205, 0);
 135                 if(dev) {
 136                         uint32_t dword;
 137                         dword = pci_read_config32(dev, 0x6c);
 138                         dword |= (1<<4); // enable interrupts
 139                         pci_write_config32(dev, 0x6c, dword);
 140                 }
 141                 }
 142
 143 //First pci-x slot (on bcm5785) under bus_bcm5785_1:d.0
 144        // AIC 8130 Galileo Technology...
 145         for(i=0;i<4;i++) {
 146                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5785_1_1, (6<<2)|i, m->apicid_bcm5785[1], 2 + (1+i)%4); //
 147         }
 148
 149
 150 //pci slot (on bcm5785)
 151         for(i=0;i<4;i++) {
 152                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5785_0, (5<<2)|i, m->apicid_bcm5785[1], 8+i%4); //
 153         }
 154
 155
 156 //onboard ati
 157         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5785_0, (4<<2)|0, m->apicid_bcm5785[1], 0x1);
 158
 159 //PCI-X on bcm5780
 160         for(i=0;i<4;i++) {
 161                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5780[1], (4<<2)|i, m->apicid_bcm5785[1], 2 + (0+i)%4); //
 162         }
 163
 164 //onboard Broadcom
 165         for(i=0;i<2;i++) {
 166                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5780[2], (4<<2)|i, m->apicid_bcm5785[1], 0xa + (0+i)%4); //
 167         }
 168
 169
 170 // First PCI-E x8
 171         for(i=0;i<4;i++) {
 172                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5780[5], (0<<2)|i, m->apicid_bcm5785[1], 0xe); //
 173         }
 174
 175
 176 // Second PCI-E x8
 177         for(i=0;i<4;i++) {
 178                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5780[3], (0<<2)|i, m->apicid_bcm5785[1], 0xc); //
 179         }
 180
 181 // Third PCI-E x1
 182         for(i=0;i<4;i++) {
 183                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_bcm5780[4], (0<<2)|i, m->apicid_bcm5785[1], 0xd); //
 184         }
 185
 186 /*Local Ints:  Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 187        smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 188        smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 189        /* There is no extension information... */
 190
 191        /* Compute the checksums */
 192        mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 193        mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 194        printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 195                mc, smp_next_mpe_entry(mc));
 196        return smp_next_mpe_entry(mc);
 197 }
 198
 199 unsigned long write_smp_table(unsigned long addr)
 200 {
 201        void *v;
 202        v = smp_write_floating_table(addr);
 203        return (unsigned long)smp_write_config_table(v);
 204 }