src/mainboard/motorola/sandpointx3_altimus_mpc7410/sp7410.cfg

   1 ; bdiGDB configuration file for the Sandpoint X3 evaluation system
   2 ; with the Altimus 7410 PMC
   3 ;-----------------------------------------------------------------
   4 ;
   5 [INIT]
   6 ; init core register
   7 WREG    MSR             0x00000000      ;clear MSR
   8 ;
   9 ; init memory controller (based on DINK32)
  10 WM32    0xFEC00000      0x46000080      ;select PCIARB
  11 WM16    0xFEE00002      0x0080          ;
  12 WM32    0xFEC00000      0x73000080      ;select ODCR
  13 WM8     0xFEE00003      0xd1            ;
  14 WM32    0xFEC00000      0x74000080      ;select CDCR
  15 WM16    0xFEE00000      0x00fd          ;
  16 WM32    0xFEC00000      0x76000080      ;select MICR
  17 WM8     0xFEE00002      0x40            ;
  18 WM32    0xFEC00000      0x80000080      ;select MSAR1
  19 WM32    0xFEE00000      0x0080a0c0      ;
  20 WM32    0xFEC00000      0x84000080      ;select MSAR2
  21 WM32    0xFEE00000      0xe0002040      ;
  22 WM32    0xFEC00000      0x88000080      ;select MSAR3
  23 WM32    0xFEE00000      0x00000000      ;
  24 WM32    0xFEC00000      0x8c000080      ;select MSAR4
  25 WM32    0xFEE00000      0x00010101      ;
  26 WM32    0xFEC00000      0x90000080      ;select MEAR1
  27 WM32    0xFEE00000      0x7f9fbfdf      ;
  28 WM32    0xFEC00000      0x94000080      ;select MEAR2
  29 WM32    0xFEE00000      0xff1f3f5f      ;
  30 WM32    0xFEC00000      0x98000080      ;select MEAR3
  31 WM32    0xFEE00000      0x00000000      ;
  32 WM32    0xFEC00000      0x9c000080      ;select MEAR4
  33 WM32    0xFEE00000      0x00010101      ;
  34 WM32    0xFEC00000      0xa0000080      ;select MBEN
  35 WM8     0xFEE00000      0x01            ;
  36 WM32    0xFEC00000      0xa3000080      ;select PGMAX
  37 WM8     0xFEE00003      0x32            ;
  38 WM32    0xFEC00000      0xa8000080      ;select PIC1
  39 WM32    0xFEE00000      0x981a14ff      ;
  40 WM32    0xFEC00000      0xac000080      ;select PIC2
  41 WM32    0xFEE00000      0x00000004      ;
  42 WM32    0xFEC00000      0xe0000080      ;select AMBOR
  43 WM8     0xFEE00000      0xc0            ;
  44 WM32    0xFEC00000      0xf0000080      ;select MCCR1
  45 WM32    0xFEE00000      0xaaaae075      ;do not set MEMGO
  46 WM32    0xFEC00000      0xf4000080      ;select MCCR2
  47 WM32    0xFEE00000      0x2c184004      ;
  48 WM32    0xFEC00000      0xf8000080      ;select MCCR3
  49 WM32    0xFEE00000      0x00003078      ;
  50 WM32    0xFEC00000      0xfc000080      ;select MCCR4
  51 WM32    0xFEE00000      0x39223235      ;
  52 DELAY 100
  53 WM32    0xFEC00000      0xf0000080      ;select MCCR1
  54 WM32    0xFEE00000      0xaaaae875      ;now set MEMGO
  55 ;
  56 WM32    0xFEC00000      0x78000080      ;select EUMBBAR
  57 WM32    0xFEE00000      0x000000fc      ;Embedded utility memory block at 0xFC000000
  58 ;
  59 ;WM32    0xFEC00000      0xa8000080      ;select PICR1
  60 ;WM32    0xFEE00000      0x901014ff      ;enable flash write (Flash on processor bus)
  61
  62 ;
  63 ; Enable UART0
  64 ;
  65 WM8     0xFE00015C      0x07
  66 WM8     0xFE00015D      0x06
  67 WM8     0xFE00015C      0x30
  68 WM8     0xFE00015D      0x00
  69 WM8     0xFE00015C      0x60
  70 WM8     0xFE00015D      0x03
  71 WM8     0xFE00015C      0x61
  72 WM8     0xFE00015D      0xf8
  73 WM8     0xFE00015C      0x30
  74 WM8     0xFE00015D      0x01
  75 ;
  76 ; define maximal transfer size
  77 ;TSZ1    0xFF800000      0xFFFFFFFF      ;ROM space (only for PCI boot ROM)
  78 TSZ4    0xFF800000      0xFFFFFFFF      ;ROM space (only for Local bus flash)
  79
  80
  81 [TARGET]
  82 CPUTYPE     7400        ;the CPU type (603EV,750,8240,8260,7400)
  83 JTAGCLOCK   0           ;use 16 MHz JTAG clock
  84 WORKSPACE   0x00000000  ;workspace in target RAM for data cache flush
  85 BDIMODE     AGENT       ;the BDI working mode (LOADONLY | AGENT | GATEWAY)
  86 BREAKMODE   HARD        ;SOFT or HARD, HARD uses PPC hardware breakpoint
  87 ;STEPMODE    HWBP        ;TRACE or HWBP, HWPB uses a hardware breakpoint
  88 ;VECTOR      CATCH       ;catch unhandled exceptions
  89 DCACHE      NOFLUSH     ;data cache flushing (FLUSH | NOFLUSH)
  90 ;PARITY      ON          ;enable data parity generation
  91 MEMDELAY    400        ;additional memory access delay
  92 ;REGLIST     STD         ;select register to transfer to GDB
  93 ;L2PM        0x00100000 0x80000 ;L2 privat memory
  94 ;SIO         2002 115200
  95 SIO         2002 9600
  96 ;MMU        XLAT
  97 ;PTBASE     0x000000f0
  98
  99 [HOST]
 100 IP          10.0.1.11
 101 ;FILE        E:\cygnus\root\usr\demo\sp7400\vxworks
 102 FILE        linuxbios.elf
 103 FORMAT      ELF
 104 ;START       0x403104
 105 LOAD        MANUAL        ;load code MANUAL or AUTO after reset
 106 DEBUGPORT   2001
 107
 108 [FLASH]
 109 ; Am29LV800BB on local processor bus (RCS0)
 110 ; set PPMC7410 switch SW2-1 OFF => ROM on Local bus
 111 ; enable flash write in PICR1 (see INIT part)
 112 ; set maximal transfer size to 4 bytes (see INIT part)
 113 CHIPTYPE    AM29BX8     ;Flash type (AM29F | AM29BX8 | AM29BX16 | I28BX8 | I28BX16)
 114 CHIPSIZE    0x100000    ;The size of one flash chip in bytes (e.g. Am29LV800BB = 0x100000)
 115 BUSWIDTH    8           ;The width of the flash memory bus in bits (8 | 16 | 32 | 64)
 116 WORKSPACE   0x00000000  ;workspace in SDRAM
 117 FILE        linuxbios.elf
 118 FORMAT      ELF
 119 ERASE       0xFFF00000  ;erase sector 0 of flash
 120 ERASE       0xFFF04000  ;erase sector 1 of flash
 121 ERASE       0xFFF06000  ;erase sector 2 of flash
 122 ERASE       0xFFF08000  ;erase sector 3 of flash
 123 ERASE       0xFFF10000  ;erase sector 4 of flash
 124 ERASE       0xFFF20000  ;erase sector 5 of flash
 125 ERASE       0xFFF30000  ;erase sector 6 of flash
 126 ERASE       0xFFF40000  ;erase sector 7 of flash
 127 ERASE       0xFFF50000  ;erase sector 8 of flash
 128 ERASE       0xFFF60000  ;erase sector 9 of flash
 129 ERASE       0xFFF70000  ;erase sector 10 of flash
 130
 131 [REGS]
 132 DMM1        0xFC000000                  ;Embedded utility memory base address
 133 IMM1        0xFEC00000  0xFEE00000      ;configuration registers at byte offset 0
 134 IMM2        0xFEC00000  0xFEE00001      ;configuration registers at byte offset 1
 135 IMM3        0xFEC00000  0xFEE00002      ;configuration registers at byte offset 2
 136 IMM4        0xFEC00000  0xFEE00003      ;configuration registers at byte offset 3
 137 FILE        mpc107.def
 138
 139