src/mainboard/lippert/roadrunner-lx/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 LiPPERT Embedded Computers GmbH
   5  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 /* Based on romstage.c from AMD's DB800 and DBM690T mainboards. */
  23
  24 #include <stdlib.h>
  25 #include <stdint.h>
  26 #include <device/pci_def.h>
  27 #include <arch/io.h>
  28 #include <device/pnp_def.h>
  29 #include <arch/hlt.h>
  30 #include <console/console.h>
  31 #include "cpu/x86/bist.h"
  32 #include "cpu/x86/msr.h"
  33 #include <cpu/amd/lxdef.h>
  34 #include "southbridge/amd/cs5536/cs5536.h"
  35 #include <spd.h>
  36 #include "southbridge/amd/cs5536/early_smbus.c"
  37 #include "southbridge/amd/cs5536/early_setup.c"
  38 #include "superio/ite/it8712f/early_serial.c"
  39
  40 #define ManualConf 1            /* No automatic strapped PLL config */
  41 #define PLLMSRhi 0x0000049C     /* Manual settings for the PLL */
  42 #define PLLMSRlo 0x00DE6001
  43
  44 static inline int spd_read_byte(unsigned int device, unsigned int address)
  45 {
  46         if (device != DIMM0)
  47                 return 0xFF;    /* No DIMM1, don't even try. */
  48
  49         return smbus_read_byte(device, address);
  50 }
  51
  52 #include "northbridge/amd/lx/raminit.h"
  53 #include "northbridge/amd/lx/pll_reset.c"
  54 #include "northbridge/amd/lx/raminit.c"
  55 #include "lib/generic_sdram.c"
  56 #include "cpu/amd/model_lx/cpureginit.c"
  57 #include "cpu/amd/model_lx/syspreinit.c"
  58 #include "cpu/amd/model_lx/msrinit.c"
  59
  60 static const u16 sio_init_table[] = {   // hi=data, lo=index
  61         0x0707,         // select LDN 7 (GPIO, SPI, watchdog, ...)
  62         0x1E2C,         // disable ATXPG; VIN6,FAN4/5,VIN3 enabled, VIN7 internal
  63         0x1423,         // don't delay PoWeROK1/2 - triggers 2nd reset
  64         0x9072,         // watchdog triggers PWROK, counts seconds
  65 #if !CONFIG_USE_WATCHDOG_ON_BOOT
  66         0x0073, 0x0074, // disarm watchdog by changing 56 s timeout to 0
  67 #endif
  68         0xBF25, 0x372A, 0xF326, // select GPIO function for most pins
  69         0xBF27, 0xFF28, 0x2529, // (GP36=FAN_CTL3, GP13=PWROK1)
  70         0x46B8, 0x0CB9, // enable pullups on RS485_EN
  71         0x36C0,         // enable Simple-I/O for GP15,14,12,11= LIVE_LED, WD_ACTIVE, RS485_EN2,1
  72         0xFFC3,         // enable Simple-I/O for GP47-40 (GPIOs on Supervisory Connector)
  73         0x26C8,         // config GP15,12,11 as output; GP14 as input
  74         0x2DF5,         // map Hw Monitor Thermal Output to GP55
  75         0x0DF8,         // map GP LED Blinking 1 to GP15=LIVE_LED (deactivate Simple-I/O to use)
  76 };
  77
  78 /* Early mainboard specific GPIO setup. */
  79 static void mb_gpio_init(void)
  80 {
  81         int i;
  82
  83         /* Init Super I/O WDT, GPIOs. Done early, WDT init may trigger reset! */
  84         it8712f_enter_conf();
  85         for (i = 0; i < ARRAY_SIZE(sio_init_table); i++) {
  86                 u16 val = sio_init_table[i];
  87                 outb((u8)val, SIO_INDEX);
  88                 outb(val >> 8, SIO_DATA);
  89         }
  90         it8712f_exit_conf();
  91 }
  92
  93 void main(unsigned long bist)
  94 {
  95
  96         static const struct mem_controller memctrl[] = {
  97                 {.channel0 = {DIMM0, DIMM1}}
  98         };
  99
 100         SystemPreInit();
 101         msr_init();
 102
 103         cs5536_early_setup();
 104
 105         /*
 106          * Note: must do this AFTER the early_setup! It is counting on some
 107          * early MSR setup for CS5536.
 108          */
 109         it8712f_enable_serial(0, CONFIG_TTYS0_BASE); // Does not use its 1st parameter
 110         mb_gpio_init();
 111         console_init();
 112
 113         /* Halt if there was a built in self test failure */
 114         report_bist_failure(bist);
 115
 116         pll_reset(ManualConf);
 117
 118         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
 119
 120         sdram_initialize(1, memctrl);
 121
 122         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
 123 }