src/mainboard/kontron/986lcd-m/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007-2008 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or
   7 ## modify it under the terms of the GNU General Public License as
   8 ## published by the Free Software Foundation; version 2 of
   9 ## the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19 ## MA 02110-1301 USA
  20 ##
  21
  22 # Tables
  23 uses HAVE_MP_TABLE
  24 uses HAVE_PIRQ_TABLE
  25 uses IRQ_SLOT_COUNT
  26 uses HAVE_OPTION_TABLE
  27 uses USE_OPTION_TABLE
  28 uses LB_CKS_RANGE_START
  29 uses LB_CKS_RANGE_END
  30 uses LB_CKS_LOC
  31 uses HAVE_ACPI_TABLES
  32 uses HAVE_ACPI_RESUME
  33 uses HAVE_MAINBOARD_RESOURCES
  34 uses HAVE_HIGH_TABLES
  35 # SMP
  36 uses CONFIG_SMP
  37 uses CONFIG_LOGICAL_CPUS
  38 uses CONFIG_AP_IN_SIPI_WAIT
  39 uses CONFIG_MAX_CPUS
  40 uses CONFIG_MAX_PHYSICAL_CPUS
  41 uses CONFIG_IOAPIC
  42 # Image Size
  43 uses USE_FALLBACK_IMAGE
  44 uses HAVE_FALLBACK_BOOT
  45 uses FALLBACK_SIZE
  46 uses ROM_SIZE
  47 uses ROM_SECTION_SIZE
  48 uses ROM_IMAGE_SIZE
  49 uses ROM_SECTION_SIZE
  50 uses ROM_SECTION_OFFSET
  51 # Payload
  52 uses CONFIG_ROM_PAYLOAD
  53 uses CONFIG_ROM_PAYLOAD_START
  54 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  55 uses CONFIG_PRECOMPRESSED_PAYLOAD
  56 uses PAYLOAD_SIZE
  57 # Build Internals
  58 uses _RAMBASE
  59 uses _ROMBASE
  60 uses STACK_SIZE
  61 uses HEAP_SIZE
  62 uses USE_DCACHE_RAM
  63 uses DCACHE_RAM_BASE
  64 uses DCACHE_RAM_SIZE
  65 uses CONFIG_USE_INIT
  66 uses CONFIG_USE_PRINTK_IN_CAR
  67 uses XIP_ROM_BASE
  68 uses XIP_ROM_SIZE
  69 uses HAVE_HARD_RESET
  70 uses HAVE_SMI_HANDLER
  71 uses CONFIG_PCIE_CONFIGSPACE_HOLE
  72 uses MMCONF_SUPPORT
  73 uses MMCONF_BASE_ADDRESS
  74 uses CONFIG_GFXUMA
  75 uses CONFIG_ROMFS
  76
  77 #
  78 uses MAINBOARD
  79 uses MAINBOARD_PART_NUMBER
  80 uses MAINBOARD_VENDOR
  81 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  82 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  83 # Timers
  84 uses CONFIG_UDELAY_TSC
  85 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  86 # Console
  87 uses CONFIG_CONSOLE_SERIAL8250
  88 uses TTYS0_BAUD
  89 uses TTYS0_BASE
  90 uses TTYS0_LCS
  91 uses DEFAULT_CONSOLE_LOGLEVEL
  92 uses MAXIMUM_CONSOLE_LOGLEVEL
  93 uses CONFIG_CONSOLE_VGA
  94 uses CONFIG_VGA_ROM_RUN
  95 uses CONFIG_PCI_ROM_RUN
  96 uses DEBUG
  97 # Toolchain
  98 uses CC
  99 uses HOSTCC
 100 uses CROSS_COMPILE
 101 uses OBJCOPY
 102 # Tweaks
 103 uses CONFIG_GDB_STUB
 104 uses MAX_REBOOT_CNT
 105 uses USE_WATCHDOG_ON_BOOT
 106 uses COREBOOT_EXTRA_VERSION
 107 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 108
 109 ###
 110 ### Build options
 111 ###
 112
 113 ##
 114 ##
 115 default MAX_REBOOT_CNT=3
 116
 117 ##
 118 ## Use the watchdog to break out of a lockup condition
 119 ##
 120 default USE_WATCHDOG_ON_BOOT=0
 121
 122 ##
 123 ## ROM_SIZE is the size of boot ROM that this board will use.
 124 ##
 125 default ROM_SIZE=1024*1024
 126
 127
 128 ##
 129 ## Build code for the fallback boot
 130 ##
 131 default HAVE_FALLBACK_BOOT=1
 132
 133 ##
 134 ## Delay timer options
 135 ## Use timer2
 136 ##
 137 default CONFIG_UDELAY_TSC=1
 138 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
 139
 140 ##
 141 ## Build code to reset the motherboard from coreboot
 142 ##
 143 default HAVE_HARD_RESET=1
 144
 145 ##
 146 ## Build SMI handler
 147 ##
 148 default HAVE_SMI_HANDLER=1
 149
 150 ##
 151 ## Leave a hole for mmapped PCIe config space
 152 ##
 153
 154 default CONFIG_PCIE_CONFIGSPACE_HOLE=1
 155 default MMCONF_SUPPORT=1
 156 default MMCONF_BASE_ADDRESS=0xf0000000
 157
 158 ##
 159 ## UMA
 160 ##
 161 default CONFIG_GFXUMA=1
 162
 163 ##
 164 ## Build code to export a programmable irq routing table
 165 ##
 166 default HAVE_PIRQ_TABLE=1
 167 default IRQ_SLOT_COUNT=18
 168
 169 ##
 170 ## Build code to export an x86 MP table
 171 ## Useful for specifying IRQ routing values
 172 ##
 173 default HAVE_MP_TABLE=1
 174
 175 ##
 176 ## Build code to provide ACPI support
 177 ##
 178 default HAVE_ACPI_TABLES=1
 179 default HAVE_MAINBOARD_RESOURCES=1
 180 default HAVE_HIGH_TABLES=1
 181
 182 ##
 183 ## Build code to export a CMOS option table
 184 ##
 185 default HAVE_OPTION_TABLE=1
 186
 187 ##
 188 ## Move the default coreboot cmos range off of AMD RTC registers
 189 ##
 190 default LB_CKS_RANGE_START=49
 191 default LB_CKS_RANGE_END=122
 192 default LB_CKS_LOC=123
 193
 194 #VGA Console
 195 default CONFIG_CONSOLE_VGA=1
 196 # There are some network option roms that don't work with
 197 # coreboot's x86emu. Thus, we only execute the VGA option rom
 198 # for now:
 199 default CONFIG_VGA_ROM_RUN=1
 200 default CONFIG_PCI_ROM_RUN=0
 201 default DEBUG=0
 202
 203 ##
 204 ## Build code for SMP support
 205 ## Only worry about 2 micro processors
 206 ##
 207 default CONFIG_SMP=1
 208 default CONFIG_MAX_CPUS=4
 209 default CONFIG_MAX_PHYSICAL_CPUS=2
 210 default CONFIG_LOGICAL_CPUS=1
 211 default CONFIG_AP_IN_SIPI_WAIT=1
 212
 213 ##
 214 ## enable CACHE_AS_RAM specifics
 215 ##
 216 default USE_DCACHE_RAM=1
 217 default DCACHE_RAM_SIZE=0x8000
 218 default DCACHE_RAM_BASE=( 0xfff00000 - DCACHE_RAM_SIZE - 1024*1024)
 219 default CONFIG_USE_PRINTK_IN_CAR=1
 220
 221 ##
 222 ## Build code to setup a generic IOAPIC
 223 ##
 224 default CONFIG_IOAPIC=1
 225
 226 ##
 227 ## Clean up the motherboard id strings
 228 ##
 229 default MAINBOARD_PART_NUMBER="986LCD-M"
 230 default MAINBOARD_VENDOR=     "KONTRON"
 231
 232 ###
 233 ### coreboot layout values
 234 ###
 235
 236 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 237 default ROM_IMAGE_SIZE = 65536
 238
 239 ##
 240 ## Use a small 8K stack
 241 ##
 242 default STACK_SIZE=0x2000
 243
 244 ##
 245 ## Use a small 32K heap
 246 ##
 247 default HEAP_SIZE=0x8000
 248
 249
 250 ###
 251 ### Compute the location and size of where this firmware image
 252 ### (coreboot plus bootloader) will live in the boot rom chip.
 253 ###
 254 default FALLBACK_SIZE=131072
 255
 256 ##
 257 ## coreboot C code runs at this location in RAM
 258 ##
 259 default _RAMBASE=0x00100000
 260
 261 ##
 262 ## Load the payload from the ROM
 263 ##
 264 default CONFIG_ROM_PAYLOAD=1
 265
 266 ###
 267 ### Defaults of options that you may want to override in the target config file
 268 ###
 269
 270 ##
 271 ## The default compiler
 272 ##
 273 default CC="$(CROSS_COMPILE)gcc -m32"
 274 default HOSTCC="gcc"
 275
 276 ##
 277 ## Disable the gdb stub by default
 278 ##
 279 default CONFIG_GDB_STUB=0
 280
 281 ##
 282 ## The Serial Console
 283 ##
 284
 285 # To Enable the Serial Console
 286 default CONFIG_CONSOLE_SERIAL8250=1
 287
 288 ## Select the serial console baud rate
 289 default TTYS0_BAUD=115200
 290 #default TTYS0_BAUD=57600
 291 #default TTYS0_BAUD=38400
 292 #default TTYS0_BAUD=19200
 293 #default TTYS0_BAUD=9600
 294 #default TTYS0_BAUD=4800
 295 #default TTYS0_BAUD=2400
 296 #default TTYS0_BAUD=1200
 297
 298 # Select the serial console base port
 299 default TTYS0_BASE=0x3f8
 300
 301 # Select the serial protocol
 302 # This defaults to 8 data bits, 1 stop bit, and no parity
 303 default TTYS0_LCS=0x3
 304
 305 ##
 306 ### Select the coreboot loglevel
 307 ##
 308 ## EMERG      1   system is unusable
 309 ## ALERT      2   action must be taken immediately
 310 ## CRIT       3   critical conditions
 311 ## ERR        4   error conditions
 312 ## WARNING    5   warning conditions
 313 ## NOTICE     6   normal but significant condition
 314 ## INFO       7   informational
 315 ## DEBUG      8   debug-level messages
 316 ## SPEW       9   Way too many details
 317
 318 ## Request this level of debugging output
 319 default  DEFAULT_CONSOLE_LOGLEVEL=5
 320 ## At a maximum only compile in this level of debugging
 321 default  MAXIMUM_CONSOLE_LOGLEVEL=9
 322
 323 ##
 324 ## Select power on after power fail setting
 325 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 326
 327 #
 328 # ROMFS
 329 #
 330 default CONFIG_ROMFS=0
 331
 332 ### End Options.lb
 333 end