src/mainboard/kontron/986lcd-m/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007-2008 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or
   7 ## modify it under the terms of the GNU General Public License as
   8 ## published by the Free Software Foundation; version 2 of
   9 ## the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19 ## MA 02110-1301 USA
  20 ##
  21
  22 # Tables
  23 uses HAVE_MP_TABLE
  24 uses HAVE_PIRQ_TABLE
  25 uses IRQ_SLOT_COUNT
  26 uses HAVE_OPTION_TABLE
  27 uses USE_OPTION_TABLE
  28 uses LB_CKS_RANGE_START
  29 uses LB_CKS_RANGE_END
  30 uses LB_CKS_LOC
  31 uses HAVE_ACPI_TABLES
  32 uses HAVE_ACPI_RESUME
  33 uses HAVE_MAINBOARD_RESOURCES
  34 # SMP
  35 uses CONFIG_SMP
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_AP_IN_SIPI_WAIT
  38 uses CONFIG_MAX_CPUS
  39 uses CONFIG_MAX_PHYSICAL_CPUS
  40 uses CONFIG_IOAPIC
  41 # Image Size
  42 uses USE_FALLBACK_IMAGE
  43 uses HAVE_FALLBACK_BOOT
  44 uses FALLBACK_SIZE
  45 uses ROM_SIZE
  46 uses ROM_SECTION_SIZE
  47 uses ROM_IMAGE_SIZE
  48 uses ROM_SECTION_SIZE
  49 uses ROM_SECTION_OFFSET
  50 # Payload
  51 uses CONFIG_ROM_PAYLOAD
  52 uses CONFIG_ROM_PAYLOAD_START
  53 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  54 uses CONFIG_PRECOMPRESSED_PAYLOAD
  55 uses PAYLOAD_SIZE
  56 # Build Internals
  57 uses _RAMBASE
  58 uses _ROMBASE
  59 uses STACK_SIZE
  60 uses HEAP_SIZE
  61 uses USE_DCACHE_RAM
  62 uses DCACHE_RAM_BASE
  63 uses DCACHE_RAM_SIZE
  64 uses CONFIG_USE_INIT
  65 uses CONFIG_USE_PRINTK_IN_CAR
  66 uses XIP_ROM_BASE
  67 uses XIP_ROM_SIZE
  68 uses HAVE_HARD_RESET
  69 uses HAVE_SMI_HANDLER
  70 uses CONFIG_PCIE_CONFIGSPACE_HOLE
  71 uses MMCONF_SUPPORT
  72 uses MMCONF_BASE_ADDRESS
  73 uses CONFIG_GFXUMA
  74 uses CONFIG_CBFS
  75
  76 #
  77 uses MAINBOARD
  78 uses MAINBOARD_PART_NUMBER
  79 uses MAINBOARD_VENDOR
  80 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  81 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  82 # Timers
  83 uses CONFIG_UDELAY_TSC
  84 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  85 # Console
  86 uses CONFIG_CONSOLE_SERIAL8250
  87 uses TTYS0_BAUD
  88 uses TTYS0_BASE
  89 uses TTYS0_LCS
  90 uses DEFAULT_CONSOLE_LOGLEVEL
  91 uses MAXIMUM_CONSOLE_LOGLEVEL
  92 uses CONFIG_CONSOLE_VGA
  93 uses CONFIG_VGA_ROM_RUN
  94 uses CONFIG_PCI_ROM_RUN
  95 uses DEBUG
  96 # Toolchain
  97 uses CC
  98 uses HOSTCC
  99 uses CROSS_COMPILE
 100 uses OBJCOPY
 101 # Tweaks
 102 uses CONFIG_GDB_STUB
 103 uses MAX_REBOOT_CNT
 104 uses USE_WATCHDOG_ON_BOOT
 105 uses COREBOOT_EXTRA_VERSION
 106 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 107
 108 ###
 109 ### Build options
 110 ###
 111
 112 ##
 113 ##
 114 default MAX_REBOOT_CNT=3
 115
 116 ##
 117 ## Use the watchdog to break out of a lockup condition
 118 ##
 119 default USE_WATCHDOG_ON_BOOT=0
 120
 121 ##
 122 ## ROM_SIZE is the size of boot ROM that this board will use.
 123 ##
 124 default ROM_SIZE=1024*1024
 125
 126
 127 ##
 128 ## Build code for the fallback boot
 129 ##
 130 default HAVE_FALLBACK_BOOT=1
 131
 132 ##
 133 ## Delay timer options
 134 ## Use timer2
 135 ##
 136 default CONFIG_UDELAY_TSC=1
 137 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
 138
 139 ##
 140 ## Build code to reset the motherboard from coreboot
 141 ##
 142 default HAVE_HARD_RESET=1
 143
 144 ##
 145 ## Build SMI handler
 146 ##
 147 default HAVE_SMI_HANDLER=1
 148
 149 ##
 150 ## Leave a hole for mmapped PCIe config space
 151 ##
 152
 153 default CONFIG_PCIE_CONFIGSPACE_HOLE=1
 154 default MMCONF_SUPPORT=1
 155 default MMCONF_BASE_ADDRESS=0xf0000000
 156
 157 ##
 158 ## UMA
 159 ##
 160 default CONFIG_GFXUMA=1
 161
 162 ##
 163 ## Build code to export a programmable irq routing table
 164 ##
 165 default HAVE_PIRQ_TABLE=1
 166 default IRQ_SLOT_COUNT=18
 167
 168 ##
 169 ## Build code to export an x86 MP table
 170 ## Useful for specifying IRQ routing values
 171 ##
 172 default HAVE_MP_TABLE=1
 173
 174 ##
 175 ## Build code to provide ACPI support
 176 ##
 177 default HAVE_ACPI_TABLES=1
 178 default HAVE_MAINBOARD_RESOURCES=1
 179
 180 ##
 181 ## Build code to export a CMOS option table
 182 ##
 183 default HAVE_OPTION_TABLE=1
 184
 185 ##
 186 ## Move the default coreboot cmos range off of AMD RTC registers
 187 ##
 188 default LB_CKS_RANGE_START=49
 189 default LB_CKS_RANGE_END=122
 190 default LB_CKS_LOC=123
 191
 192 #VGA Console
 193 default CONFIG_CONSOLE_VGA=1
 194 # There are some network option roms that don't work with
 195 # coreboot's x86emu. Thus, we only execute the VGA option rom
 196 # for now:
 197 default CONFIG_VGA_ROM_RUN=1
 198 default CONFIG_PCI_ROM_RUN=0
 199 default DEBUG=0
 200
 201 ##
 202 ## Build code for SMP support
 203 ## Only worry about 2 micro processors
 204 ##
 205 default CONFIG_SMP=1
 206 default CONFIG_MAX_CPUS=4
 207 default CONFIG_MAX_PHYSICAL_CPUS=2
 208 default CONFIG_LOGICAL_CPUS=1
 209 default CONFIG_AP_IN_SIPI_WAIT=1
 210
 211 ##
 212 ## enable CACHE_AS_RAM specifics
 213 ##
 214 default USE_DCACHE_RAM=1
 215 default DCACHE_RAM_SIZE=0x8000
 216 default DCACHE_RAM_BASE=( 0xfff00000 - DCACHE_RAM_SIZE - 1024*1024)
 217 default CONFIG_USE_PRINTK_IN_CAR=1
 218
 219 ##
 220 ## Build code to setup a generic IOAPIC
 221 ##
 222 default CONFIG_IOAPIC=1
 223
 224 ##
 225 ## Clean up the motherboard id strings
 226 ##
 227 default MAINBOARD_PART_NUMBER="986LCD-M"
 228 default MAINBOARD_VENDOR=     "KONTRON"
 229
 230 ###
 231 ### coreboot layout values
 232 ###
 233
 234 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 235 default ROM_IMAGE_SIZE = 65536
 236
 237 ##
 238 ## Use a small 8K stack
 239 ##
 240 default STACK_SIZE=0x2000
 241
 242 ##
 243 ## Use a small 32K heap
 244 ##
 245 default HEAP_SIZE=0x8000
 246
 247
 248 ###
 249 ### Compute the location and size of where this firmware image
 250 ### (coreboot plus bootloader) will live in the boot rom chip.
 251 ###
 252 default FALLBACK_SIZE=131072
 253
 254 ##
 255 ## coreboot C code runs at this location in RAM
 256 ##
 257 default _RAMBASE=0x00100000
 258
 259 ##
 260 ## Load the payload from the ROM
 261 ##
 262 default CONFIG_ROM_PAYLOAD=1
 263
 264 ###
 265 ### Defaults of options that you may want to override in the target config file
 266 ###
 267
 268 ##
 269 ## The default compiler
 270 ##
 271 default CC="$(CROSS_COMPILE)gcc -m32"
 272 default HOSTCC="gcc"
 273
 274 ##
 275 ## Disable the gdb stub by default
 276 ##
 277 default CONFIG_GDB_STUB=0
 278
 279 ##
 280 ## The Serial Console
 281 ##
 282
 283 # To Enable the Serial Console
 284 default CONFIG_CONSOLE_SERIAL8250=1
 285
 286 ## Select the serial console baud rate
 287 default TTYS0_BAUD=115200
 288 #default TTYS0_BAUD=57600
 289 #default TTYS0_BAUD=38400
 290 #default TTYS0_BAUD=19200
 291 #default TTYS0_BAUD=9600
 292 #default TTYS0_BAUD=4800
 293 #default TTYS0_BAUD=2400
 294 #default TTYS0_BAUD=1200
 295
 296 # Select the serial console base port
 297 default TTYS0_BASE=0x3f8
 298
 299 # Select the serial protocol
 300 # This defaults to 8 data bits, 1 stop bit, and no parity
 301 default TTYS0_LCS=0x3
 302
 303 ##
 304 ### Select the coreboot loglevel
 305 ##
 306 ## EMERG      1   system is unusable
 307 ## ALERT      2   action must be taken immediately
 308 ## CRIT       3   critical conditions
 309 ## ERR        4   error conditions
 310 ## WARNING    5   warning conditions
 311 ## NOTICE     6   normal but significant condition
 312 ## INFO       7   informational
 313 ## DEBUG      8   debug-level messages
 314 ## SPEW       9   Way too many details
 315
 316 ## Request this level of debugging output
 317 default  DEFAULT_CONSOLE_LOGLEVEL=5
 318 ## At a maximum only compile in this level of debugging
 319 default  MAXIMUM_CONSOLE_LOGLEVEL=9
 320
 321 ##
 322 ## Select power on after power fail setting
 323 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 324
 325 #
 326 # CBFS
 327 #
 328 default CONFIG_CBFS=1
 329
 330 ### End Options.lb
 331 end