src/mainboard/kontron/986lcd-m/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007-2008 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or
   7 ## modify it under the terms of the GNU General Public License as
   8 ## published by the Free Software Foundation; version 2 of
   9 ## the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  19 ## MA 02110-1301 USA
  20 ##
  21
  22 # Tables
  23 uses CONFIG_HAVE_MP_TABLE
  24 uses CONFIG_HAVE_PIRQ_TABLE
  25 uses CONFIG_IRQ_SLOT_COUNT
  26 uses CONFIG_HAVE_OPTION_TABLE
  27 uses CONFIG_USE_OPTION_TABLE
  28 uses CONFIG_LB_CKS_RANGE_START
  29 uses CONFIG_LB_CKS_RANGE_END
  30 uses CONFIG_LB_CKS_LOC
  31 uses CONFIG_HAVE_ACPI_TABLES
  32 uses CONFIG_HAVE_ACPI_RESUME
  33 uses CONFIG_HAVE_MAINBOARD_RESOURCES
  34 # SMP
  35 uses CONFIG_SMP
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_AP_IN_SIPI_WAIT
  38 uses CONFIG_MAX_CPUS
  39 uses CONFIG_MAX_PHYSICAL_CPUS
  40 uses CONFIG_IOAPIC
  41 # Image Size
  42 uses CONFIG_USE_FALLBACK_IMAGE
  43 uses CONFIG_HAVE_FALLBACK_BOOT
  44 uses CONFIG_FALLBACK_SIZE
  45 uses CONFIG_ROM_SIZE
  46 uses CONFIG_ROM_SECTION_SIZE
  47 uses CONFIG_ROM_IMAGE_SIZE
  48 uses CONFIG_ROM_SECTION_SIZE
  49 uses CONFIG_ROM_SECTION_OFFSET
  50 # Payload
  51 uses CONFIG_ROM_PAYLOAD
  52 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  53 uses CONFIG_PRECOMPRESSED_PAYLOAD
  54 # Build Internals
  55 uses CONFIG_RAMBASE
  56 uses CONFIG_ROMBASE
  57 uses CONFIG_STACK_SIZE
  58 uses CONFIG_HEAP_SIZE
  59 uses CONFIG_USE_DCACHE_RAM
  60 uses CONFIG_DCACHE_RAM_BASE
  61 uses CONFIG_DCACHE_RAM_SIZE
  62 uses CONFIG_USE_INIT
  63 uses CONFIG_USE_PRINTK_IN_CAR
  64 uses CONFIG_XIP_ROM_BASE
  65 uses CONFIG_XIP_ROM_SIZE
  66 uses CONFIG_HAVE_HARD_RESET
  67 uses CONFIG_HAVE_SMI_HANDLER
  68 uses CONFIG_PCIE_CONFIGSPACE_HOLE
  69 uses CONFIG_MMCONF_SUPPORT
  70 uses CONFIG_MMCONF_BASE_ADDRESS
  71 uses CONFIG_GFXUMA
  72
  73 #
  74 uses CONFIG_MAINBOARD
  75 uses CONFIG_MAINBOARD_PART_NUMBER
  76 uses CONFIG_MAINBOARD_VENDOR
  77 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  78 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  79 # Timers
  80 uses CONFIG_UDELAY_LAPIC
  81 # Console
  82 uses CONFIG_CONSOLE_SERIAL8250
  83 uses CONFIG_TTYS0_BAUD
  84 uses CONFIG_TTYS0_BASE
  85 uses CONFIG_TTYS0_LCS
  86 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  87 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  88 uses CONFIG_CONSOLE_VGA
  89 uses CONFIG_VGA_ROM_RUN
  90 uses CONFIG_PCI_ROM_RUN
  91 uses CONFIG_DEBUG
  92 # Toolchain
  93 uses CC
  94 uses HOSTCC
  95 uses CONFIG_CROSS_COMPILE
  96 uses CONFIG_OBJCOPY
  97 # Tweaks
  98 uses CONFIG_GDB_STUB
  99 uses CONFIG_MAX_REBOOT_CNT
 100 uses CONFIG_USE_WATCHDOG_ON_BOOT
 101 uses COREBOOT_EXTRA_VERSION
 102 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 103
 104 ###
 105 ### Build options
 106 ###
 107
 108 ##
 109 ##
 110 default CONFIG_MAX_REBOOT_CNT=3
 111
 112 ##
 113 ## Use the watchdog to break out of a lockup condition
 114 ##
 115 default CONFIG_USE_WATCHDOG_ON_BOOT=0
 116
 117 ##
 118 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 119 ##
 120 default CONFIG_ROM_SIZE=1024*1024
 121
 122
 123 ##
 124 ## Build code for the fallback boot
 125 ##
 126 default CONFIG_HAVE_FALLBACK_BOOT=1
 127
 128 ##
 129 ## Delay timer options
 130 ##
 131 default CONFIG_UDELAY_LAPIC=1
 132
 133 ##
 134 ## Build code to reset the motherboard from coreboot
 135 ##
 136 default CONFIG_HAVE_HARD_RESET=1
 137
 138 ##
 139 ## Build SMI handler
 140 ##
 141 default CONFIG_HAVE_SMI_HANDLER=1
 142
 143 ##
 144 ## Leave a hole for mmapped PCIe config space
 145 ##
 146
 147 default CONFIG_PCIE_CONFIGSPACE_HOLE=1
 148 default CONFIG_MMCONF_SUPPORT=1
 149 default CONFIG_MMCONF_BASE_ADDRESS=0xf0000000
 150
 151 ##
 152 ## UMA
 153 ##
 154 default CONFIG_GFXUMA=1
 155
 156 ##
 157 ## Build code to export a programmable irq routing table
 158 ##
 159 default CONFIG_HAVE_PIRQ_TABLE=1
 160 default CONFIG_IRQ_SLOT_COUNT=18
 161
 162 ##
 163 ## Build code to export an x86 MP table
 164 ## Useful for specifying IRQ routing values
 165 ##
 166 default CONFIG_HAVE_MP_TABLE=1
 167
 168 ##
 169 ## Build code to provide ACPI support
 170 ##
 171 default CONFIG_HAVE_ACPI_TABLES=1
 172 default CONFIG_HAVE_MAINBOARD_RESOURCES=1
 173 default CONFIG_HAVE_ACPI_RESUME=1
 174
 175 ##
 176 ## Build code to export a CMOS option table
 177 ##
 178 default CONFIG_HAVE_OPTION_TABLE=1
 179
 180 ##
 181 ## Move the default coreboot cmos range off of AMD RTC registers
 182 ##
 183 default CONFIG_LB_CKS_RANGE_START=49
 184 default CONFIG_LB_CKS_RANGE_END=122
 185 default CONFIG_LB_CKS_LOC=123
 186
 187 #VGA Console
 188 default CONFIG_CONSOLE_VGA=1
 189 # There are some network option roms that don't work with
 190 # coreboot's x86emu. Thus, we only execute the VGA option rom
 191 # for now:
 192 default CONFIG_VGA_ROM_RUN=1
 193 default CONFIG_PCI_ROM_RUN=0
 194 default CONFIG_DEBUG=0
 195
 196 ##
 197 ## Build code for SMP support
 198 ## Only worry about 2 micro processors
 199 ##
 200 default CONFIG_SMP=1
 201 default CONFIG_MAX_CPUS=4
 202 default CONFIG_MAX_PHYSICAL_CPUS=2
 203 default CONFIG_LOGICAL_CPUS=1
 204 default CONFIG_AP_IN_SIPI_WAIT=1
 205
 206 ##
 207 ## enable CACHE_AS_RAM specifics
 208 ##
 209 default CONFIG_USE_DCACHE_RAM=1
 210 default CONFIG_DCACHE_RAM_SIZE=0x8000
 211 default CONFIG_DCACHE_RAM_BASE=( 0xfff00000 - CONFIG_DCACHE_RAM_SIZE - 1024*1024)
 212 default CONFIG_USE_PRINTK_IN_CAR=1
 213
 214 ##
 215 ## Execute In Place settings
 216 ##
 217
 218 default CONFIG_XIP_ROM_SIZE = 128 * 1024
 219 default CONFIG_XIP_ROM_BASE = ( CONFIG_ROMBASE - CONFIG_XIP_ROM_SIZE + CONFIG_ROM_IMAGE_SIZE )
 220
 221 ##
 222 ## Build code to setup a generic IOAPIC
 223 ##
 224 default CONFIG_IOAPIC=1
 225
 226 ##
 227 ## Clean up the motherboard id strings
 228 ##
 229 default CONFIG_MAINBOARD_PART_NUMBER="986LCD-M"
 230 default CONFIG_MAINBOARD_VENDOR=     "KONTRON"
 231
 232 ###
 233 ### coreboot layout values
 234 ###
 235
 236 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 237 default CONFIG_ROM_IMAGE_SIZE = 0x10000
 238
 239 ##
 240 ## Use a small 32K stack
 241 ##
 242 default CONFIG_STACK_SIZE=0x8000
 243
 244 ##
 245 ## Use a small 32K heap
 246 ##
 247 default CONFIG_HEAP_SIZE=0x8000
 248
 249
 250 ###
 251 ### Compute the location and size of where this firmware image
 252 ### (coreboot plus bootloader) will live in the boot rom chip.
 253 ###
 254 default CONFIG_FALLBACK_SIZE=CONFIG_ROM_IMAGE_SIZE
 255
 256 ##
 257 ## coreboot C code runs at this location in RAM
 258 ##
 259 default CONFIG_RAMBASE=0x00100000
 260
 261 ##
 262 ## Load the payload from the ROM
 263 ##
 264 default CONFIG_ROM_PAYLOAD=1
 265
 266 ###
 267 ### Defaults of options that you may want to override in the target config file
 268 ###
 269
 270 ##
 271 ## The default compiler
 272 ##
 273 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 274 default HOSTCC="gcc"
 275
 276 ##
 277 ## Disable the gdb stub by default
 278 ##
 279 default CONFIG_GDB_STUB=0
 280
 281 ##
 282 ## The Serial Console
 283 ##
 284
 285 # To Enable the Serial Console
 286 default CONFIG_CONSOLE_SERIAL8250=1
 287
 288 ## Select the serial console baud rate
 289 default CONFIG_TTYS0_BAUD=115200
 290 #default CONFIG_TTYS0_BAUD=57600
 291 #default CONFIG_TTYS0_BAUD=38400
 292 #default CONFIG_TTYS0_BAUD=19200
 293 #default CONFIG_TTYS0_BAUD=9600
 294 #default CONFIG_TTYS0_BAUD=4800
 295 #default CONFIG_TTYS0_BAUD=2400
 296 #default CONFIG_TTYS0_BAUD=1200
 297
 298 # Select the serial console base port
 299 default CONFIG_TTYS0_BASE=0x3f8
 300
 301 # Select the serial protocol
 302 # This defaults to 8 data bits, 1 stop bit, and no parity
 303 default CONFIG_TTYS0_LCS=0x3
 304
 305 ##
 306 ### Select the coreboot loglevel
 307 ##
 308 ## EMERG      1   system is unusable
 309 ## ALERT      2   action must be taken immediately
 310 ## CRIT       3   critical conditions
 311 ## ERR        4   error conditions
 312 ## WARNING    5   warning conditions
 313 ## NOTICE     6   normal but significant condition
 314 ## INFO       7   informational
 315 ## CONFIG_DEBUG      8   debug-level messages
 316 ## SPEW       9   Way too many details
 317
 318 ## Request this level of debugging output
 319 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=5
 320 ## At a maximum only compile in this level of debugging
 321 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=9
 322
 323 ##
 324 ## Select power on after power fail setting
 325 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 326
 327 ### End Options.lb
 328 end