src/mainboard/intel/truxton/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Arastra, Inc.
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License version 2 as
   8 ## published by the Free Software Foundation.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 ##
  19
  20 uses HAVE_MP_TABLE
  21 uses CONFIG_CBFS
  22 uses CONFIG_USE_INIT
  23 uses HAVE_PIRQ_TABLE
  24 uses USE_FALLBACK_IMAGE
  25 uses HAVE_FALLBACK_BOOT
  26 uses HAVE_HARD_RESET
  27 uses IRQ_SLOT_COUNT
  28 uses CONFIG_LOGICAL_CPUS
  29 uses CONFIG_MAX_CPUS
  30 uses CONFIG_IOAPIC
  31 uses CONFIG_SMP
  32 uses FALLBACK_SIZE
  33 uses ROM_SIZE
  34 uses ROM_SECTION_SIZE
  35 uses ROM_IMAGE_SIZE
  36 uses ROM_SECTION_SIZE
  37 uses ROM_SECTION_OFFSET
  38 uses CONFIG_ROM_PAYLOAD
  39 uses CONFIG_ROM_PAYLOAD_START
  40 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  41 uses PAYLOAD_SIZE
  42 uses _ROMBASE
  43 uses XIP_ROM_SIZE
  44 uses XIP_ROM_BASE
  45 uses STACK_SIZE
  46 uses HEAP_SIZE
  47 uses LB_CKS_RANGE_START
  48 uses LB_CKS_RANGE_END
  49 uses LB_CKS_LOC
  50 uses MAINBOARD
  51 uses MAINBOARD_PART_NUMBER
  52 uses MAINBOARD_VENDOR
  53 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  54 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  55 uses COREBOOT_EXTRA_VERSION
  56 uses CONFIG_UDELAY_TSC
  57 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  58 uses _RAMBASE
  59 uses CONFIG_GDB_STUB
  60 uses CONFIG_CONSOLE_SERIAL8250
  61 uses TTYS0_BAUD
  62 uses TTYS0_BASE
  63 uses TTYS0_LCS
  64 uses DEFAULT_CONSOLE_LOGLEVEL
  65 uses MAXIMUM_CONSOLE_LOGLEVEL
  66 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  67 uses CC
  68 uses HOSTCC
  69 uses CROSS_COMPILE
  70 uses OBJCOPY
  71
  72
  73 ###
  74 ### Build options
  75 ###
  76
  77 ##
  78 ## ROM_SIZE is the size of boot ROM that this board will use.
  79 ##
  80 default ROM_SIZE = 2 * 1024 * 1024
  81
  82 ##
  83 ## Build code for the fallback boot
  84 ##
  85 default HAVE_FALLBACK_BOOT=1
  86
  87 ##
  88 ## Delay timer options
  89 ## Use timer2
  90 ##
  91 default CONFIG_UDELAY_TSC=1
  92 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  93
  94 ##
  95 ## Build code to reset the motherboard from coreboot
  96 ##
  97 default HAVE_HARD_RESET=1
  98
  99 ##
 100 ## Build code to export a programmable irq routing table
 101 ##
 102 default HAVE_PIRQ_TABLE=1
 103 default IRQ_SLOT_COUNT=1
 104
 105 ##
 106 ## Build code to export an x86 MP table
 107 ## Useful for specifying IRQ routing values
 108 ##
 109 default HAVE_MP_TABLE=1
 110
 111 ##
 112 ## Build code for SMP support
 113 ## Only worry about 2 micro processors
 114 ##
 115 default CONFIG_SMP=1
 116 default CONFIG_MAX_CPUS=4
 117 default CONFIG_LOGICAL_CPUS=0
 118
 119 ##
 120 ## Build code to setup a generic IOAPIC
 121 ##
 122 default CONFIG_IOAPIC=1
 123
 124 ##
 125 ## Clean up the motherboard id strings
 126 ##
 127 default MAINBOARD_PART_NUMBER="Truxton"
 128 default MAINBOARD_VENDOR=     "Intel"
 129 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 130 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2680
 131
 132 ###
 133 ### Coreboot layout values
 134 ###
 135
 136 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 137 default ROM_IMAGE_SIZE = 65536
 138
 139 ##
 140 ## Use a small 8K stack
 141 ##
 142 default STACK_SIZE=0x2000
 143
 144 ##
 145 ## Use a small 32K heap
 146 ##
 147 default HEAP_SIZE=0x8000
 148
 149
 150 ###
 151 ### Compute the location and size of where this firmware image
 152 ### (coreboot plus bootloader) will live in the boot rom chip.
 153 ###
 154 default FALLBACK_SIZE=131072
 155
 156 ##
 157 ## coreboot C code runs at this location in RAM
 158 ##
 159 default _RAMBASE=0x00004000
 160
 161 ##
 162 ## Load the payload from the ROM
 163 ##
 164 default CONFIG_ROM_PAYLOAD=1
 165
 166
 167 ###
 168 ### Defaults of options that you may want to override in the target config file
 169 ###
 170
 171 ##
 172 ## The default compiler
 173 ##
 174 default CC="$(CROSS_COMPILE)gcc -m32"
 175 default HOSTCC="gcc"
 176
 177 ##
 178 ## Disable the gdb stub by default
 179 ##
 180 default CONFIG_GDB_STUB=0
 181
 182 ##
 183 ## The Serial Console
 184 ##
 185
 186 # To Enable the Serial Console
 187 default CONFIG_CONSOLE_SERIAL8250=1
 188
 189 ## Select the serial console baud rate
 190 default TTYS0_BAUD=115200
 191 #default TTYS0_BAUD=57600
 192 #default TTYS0_BAUD=38400
 193 #default TTYS0_BAUD=19200
 194 #default TTYS0_BAUD=9600
 195 #default TTYS0_BAUD=4800
 196 #default TTYS0_BAUD=2400
 197 #default TTYS0_BAUD=1200
 198
 199 # Select the serial console base port
 200 default TTYS0_BASE=0x3f8
 201
 202 # Select the serial protocol
 203 # This defaults to 8 data bits, 1 stop bit, and no parity
 204 default TTYS0_LCS=0x3
 205
 206 ##
 207 ### Select the coreboot loglevel
 208 ##
 209 ## EMERG      1   system is unusable
 210 ## ALERT      2   action must be taken immediately
 211 ## CRIT       3   critical conditions
 212 ## ERR        4   error conditions
 213 ## WARNING    5   warning conditions
 214 ## NOTICE     6   normal but significant condition
 215 ## INFO       7   informational
 216 ## DEBUG      8   debug-level messages
 217 ## SPEW       9   way too many details
 218
 219 ## Request this level of debugging output
 220 default  DEFAULT_CONSOLE_LOGLEVEL=5
 221 ## At a maximum only compile in this level of debugging
 222 default  MAXIMUM_CONSOLE_LOGLEVEL=5
 223
 224 ##
 225 ## Select power on after power fail setting
 226 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 227
 228 ### End Options.lb
 229
 230
 231 #
 232 # CBFS
 233 #
 234 #
 235 default CONFIG_CBFS=0
 236 end