src/mainboard/intel/mtarvon/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Arastra, Inc.
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License version 2 as
   8 ## published by the Free Software Foundation.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 ##
  19
  20 uses CONFIG_HAVE_MP_TABLE
  21 uses CONFIG_HAVE_PIRQ_TABLE
  22 uses CONFIG_USE_FALLBACK_IMAGE
  23 uses CONFIG_HAVE_FALLBACK_BOOT
  24 uses CONFIG_HAVE_HARD_RESET
  25 uses CONFIG_IRQ_SLOT_COUNT
  26 uses CONFIG_LOGICAL_CPUS
  27 uses CONFIG_MAX_CPUS
  28 uses CONFIG_IOAPIC
  29 uses CONFIG_SMP
  30 uses CONFIG_FALLBACK_SIZE
  31 uses CONFIG_ROM_SIZE
  32 uses CONFIG_ROM_SECTION_SIZE
  33 uses CONFIG_ROM_IMAGE_SIZE
  34 uses CONFIG_ROM_SECTION_SIZE
  35 uses CONFIG_ROM_SECTION_OFFSET
  36 uses CONFIG_ROM_PAYLOAD
  37 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  38 uses CONFIG_ROMBASE
  39 uses CONFIG_XIP_ROM_SIZE
  40 uses CONFIG_XIP_ROM_BASE
  41 uses CONFIG_STACK_SIZE
  42 uses CONFIG_HEAP_SIZE
  43 uses CONFIG_LB_CKS_RANGE_START
  44 uses CONFIG_LB_CKS_RANGE_END
  45 uses CONFIG_LB_CKS_LOC
  46 uses CONFIG_MAINBOARD
  47 uses CONFIG_MAINBOARD_PART_NUMBER
  48 uses CONFIG_MAINBOARD_VENDOR
  49 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  50 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  51 uses COREBOOT_EXTRA_VERSION
  52 uses CONFIG_UDELAY_TSC
  53 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  54 uses CONFIG_RAMBASE
  55 uses CONFIG_GDB_STUB
  56 uses CONFIG_CONSOLE_SERIAL8250
  57 uses CONFIG_TTYS0_BAUD
  58 uses CONFIG_TTYS0_BASE
  59 uses CONFIG_TTYS0_LCS
  60 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  61 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  62 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  63 uses CC
  64 uses HOSTCC
  65 uses CONFIG_CROSS_COMPILE
  66 uses CONFIG_OBJCOPY
  67
  68
  69 ###
  70 ### Build options
  71 ###
  72
  73 ##
  74 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  75 ##
  76 default CONFIG_ROM_SIZE = 2 * 1024 * 1024
  77
  78 ##
  79 ## Build code for the fallback boot
  80 ##
  81 default CONFIG_HAVE_FALLBACK_BOOT=1
  82
  83 ##
  84 ## Delay timer options
  85 ## Use timer2
  86 ##
  87 default CONFIG_UDELAY_TSC=1
  88 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  89
  90 ##
  91 ## Build code to reset the motherboard from coreboot
  92 ##
  93 default CONFIG_HAVE_HARD_RESET=1
  94
  95 ##
  96 ## Build code to export a programmable irq routing table
  97 ##
  98 default CONFIG_HAVE_PIRQ_TABLE=1
  99 default CONFIG_IRQ_SLOT_COUNT=1
 100
 101 ##
 102 ## Build code to export an x86 MP table
 103 ## Useful for specifying IRQ routing values
 104 ##
 105 default CONFIG_HAVE_MP_TABLE=1
 106
 107 ##
 108 ## Build code for SMP support
 109 ## Only worry about 2 micro processors
 110 ##
 111 default CONFIG_SMP=1
 112 default CONFIG_MAX_CPUS=4
 113 default CONFIG_LOGICAL_CPUS=0
 114
 115 ##
 116 ## Build code to setup a generic IOAPIC
 117 ##
 118 default CONFIG_IOAPIC=1
 119
 120 ##
 121 ## Clean up the motherboard id strings
 122 ##
 123 default CONFIG_MAINBOARD_PART_NUMBER="Mt. Arvon"
 124 default CONFIG_MAINBOARD_VENDOR=     "Intel"
 125 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 126 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2680
 127
 128 ###
 129 ### Coreboot layout values
 130 ###
 131
 132 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 133 default CONFIG_ROM_IMAGE_SIZE = 65536
 134
 135 ##
 136 ## Use a small 8K stack
 137 ##
 138 default CONFIG_STACK_SIZE=0x2000
 139
 140 ##
 141 ## Use a small 32K heap
 142 ##
 143 default CONFIG_HEAP_SIZE=0x8000
 144
 145
 146 ###
 147 ### Compute the location and size of where this firmware image
 148 ### (coreboot plus bootloader) will live in the boot rom chip.
 149 ###
 150 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 151
 152 ##
 153 ## coreboot C code runs at this location in RAM
 154 ##
 155 default CONFIG_RAMBASE=0x00004000
 156
 157 ##
 158 ## Load the payload from the ROM
 159 ##
 160 default CONFIG_ROM_PAYLOAD=1
 161
 162
 163 ###
 164 ### Defaults of options that you may want to override in the target config file
 165 ###
 166
 167 ##
 168 ## The default compiler
 169 ##
 170 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 171 default HOSTCC="gcc"
 172
 173 ##
 174 ## Disable the gdb stub by default
 175 ##
 176 default CONFIG_GDB_STUB=0
 177
 178 ##
 179 ## The Serial Console
 180 ##
 181
 182 # To Enable the Serial Console
 183 default CONFIG_CONSOLE_SERIAL8250=1
 184
 185 ## Select the serial console baud rate
 186 default CONFIG_TTYS0_BAUD=115200
 187 #default CONFIG_TTYS0_BAUD=57600
 188 #default CONFIG_TTYS0_BAUD=38400
 189 #default CONFIG_TTYS0_BAUD=19200
 190 #default CONFIG_TTYS0_BAUD=9600
 191 #default CONFIG_TTYS0_BAUD=4800
 192 #default CONFIG_TTYS0_BAUD=2400
 193 #default CONFIG_TTYS0_BAUD=1200
 194
 195 # Select the serial console base port
 196 default CONFIG_TTYS0_BASE=0x3f8
 197
 198 # Select the serial protocol
 199 # This defaults to 8 data bits, 1 stop bit, and no parity
 200 default CONFIG_TTYS0_LCS=0x3
 201
 202 ##
 203 ### Select the coreboot loglevel
 204 ##
 205 ## EMERG      1   system is unusable
 206 ## ALERT      2   action must be taken immediately
 207 ## CRIT       3   critical conditions
 208 ## ERR        4   error conditions
 209 ## WARNING    5   warning conditions
 210 ## NOTICE     6   normal but significant condition
 211 ## INFO       7   informational
 212 ## CONFIG_DEBUG      8   debug-level messages
 213 ## SPEW       9   way too many details
 214
 215 ## Request this level of debugging output
 216 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=5
 217 ## At a maximum only compile in this level of debugging
 218 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=5
 219
 220 ##
 221 ## Select power on after power fail setting
 222 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 223
 224 ### End Options.lb
 225 end