src/mainboard/intel/jarrell/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_CBFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses IRQ_SLOT_COUNT
   8 uses HAVE_OPTION_TABLE
   9 uses CONFIG_LOGICAL_CPUS
  10 uses CONFIG_MAX_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses FALLBACK_SIZE
  14 uses ROM_SIZE
  15 uses ROM_SECTION_SIZE
  16 uses ROM_IMAGE_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses PAYLOAD_SIZE
  24 uses _ROMBASE
  25 uses XIP_ROM_SIZE
  26 uses XIP_ROM_BASE
  27 uses STACK_SIZE
  28 uses HEAP_SIZE
  29 uses USE_OPTION_TABLE
  30 uses LB_CKS_RANGE_START
  31 uses LB_CKS_RANGE_END
  32 uses LB_CKS_LOC
  33 uses MAINBOARD
  34 uses MAINBOARD_PART_NUMBER
  35 uses MAINBOARD_VENDOR
  36 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  37 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  38 uses COREBOOT_EXTRA_VERSION
  39 uses CONFIG_UDELAY_TSC
  40 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  41 uses _RAMBASE
  42 uses CONFIG_GDB_STUB
  43 uses CONFIG_CONSOLE_SERIAL8250
  44 uses TTYS0_BAUD
  45 uses TTYS0_BASE
  46 uses TTYS0_LCS
  47 uses DEFAULT_CONSOLE_LOGLEVEL
  48 uses MAXIMUM_CONSOLE_LOGLEVEL
  49 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  50 uses CONFIG_CONSOLE_BTEXT
  51 uses CC
  52 uses HOSTCC
  53 uses CROSS_COMPILE
  54 uses OBJCOPY
  55 uses MAX_REBOOT_CNT
  56 uses USE_WATCHDOG_ON_BOOT
  57
  58
  59 ###
  60 ### Build options
  61 ###
  62
  63 ##
  64 ## Because we do the stutter start we need more attempts
  65 ##
  66 default MAX_REBOOT_CNT=8
  67
  68 ##
  69 ## Use the watchdog to break out of a lockup condition
  70 ##
  71 default USE_WATCHDOG_ON_BOOT=1
  72
  73 ##
  74 ## ROM_SIZE is the size of boot ROM that this board will use.
  75 ##
  76 default ROM_SIZE=2097152
  77
  78
  79 ##
  80 ## Build code for the fallback boot
  81 ##
  82 default HAVE_FALLBACK_BOOT=1
  83
  84 ##
  85 ## Delay timer options
  86 ## Use timer2
  87 ##
  88 default CONFIG_UDELAY_TSC=1
  89 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  90
  91 ##
  92 ## Build code to reset the motherboard from coreboot
  93 ##
  94 default HAVE_HARD_RESET=1
  95
  96 ##
  97 ## Build code to export a programmable irq routing table
  98 ##
  99 default HAVE_PIRQ_TABLE=1
 100 default IRQ_SLOT_COUNT=9
 101
 102 ##
 103 ## Build code to export an x86 MP table
 104 ## Useful for specifying IRQ routing values
 105 ##
 106 default HAVE_MP_TABLE=1
 107
 108 ##
 109 ## Build code to export a CMOS option table
 110 ##
 111 default HAVE_OPTION_TABLE=1
 112
 113 ##
 114 ## Move the default coreboot cmos range off of AMD RTC registers
 115 ##
 116 default LB_CKS_RANGE_START=49
 117 default LB_CKS_RANGE_END=122
 118 default LB_CKS_LOC=123
 119
 120 ##
 121 ## Build code for SMP support
 122 ## Only worry about 2 micro processors
 123 ##
 124 default CONFIG_SMP=1
 125 default CONFIG_MAX_CPUS=4
 126 default CONFIG_LOGICAL_CPUS=0
 127
 128 ##
 129 ## Build code to setup a generic IOAPIC
 130 ##
 131 default CONFIG_IOAPIC=1
 132
 133 ##
 134 ## Clean up the motherboard id strings
 135 ##
 136 default MAINBOARD_PART_NUMBER="SE7520JR22D"
 137 default MAINBOARD_VENDOR=     "Intel"
 138 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 139 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x1079
 140 #default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3437
 141
 142 ###
 143 ### coreboot layout values
 144 ###
 145
 146 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 147 default ROM_IMAGE_SIZE = 65536
 148
 149 ##
 150 ## Use a small 8K stack
 151 ##
 152 default STACK_SIZE=0x2000
 153
 154 ##
 155 ## Use a small 32K heap
 156 ##
 157 default HEAP_SIZE=0x8000
 158
 159
 160 ###
 161 ### Compute the location and size of where this firmware image
 162 ### (coreboot plus bootloader) will live in the boot rom chip.
 163 ###
 164 default FALLBACK_SIZE=131072
 165
 166 ##
 167 ## Coreboot C code runs at this location in RAM
 168 ##
 169 default _RAMBASE=0x00004000
 170
 171 ##
 172 ## Load the payload from the ROM
 173 ##
 174 default CONFIG_ROM_PAYLOAD=1
 175
 176
 177 ###
 178 ### Defaults of options that you may want to override in the target config file
 179 ###
 180
 181 ##
 182 ## The default compiler
 183 ##
 184 default CC="$(CROSS_COMPILE)gcc -m32"
 185 default HOSTCC="gcc"
 186
 187 ##
 188 ## Disable the gdb stub by default
 189 ##
 190 default CONFIG_GDB_STUB=0
 191
 192 ##
 193 ## The Serial Console
 194 ##
 195
 196 # To Enable the Serial Console
 197 default CONFIG_CONSOLE_SERIAL8250=1
 198
 199 ## Select the serial console baud rate
 200 default TTYS0_BAUD=115200
 201 #default TTYS0_BAUD=57600
 202 #default TTYS0_BAUD=38400
 203 #default TTYS0_BAUD=19200
 204 #default TTYS0_BAUD=9600
 205 #default TTYS0_BAUD=4800
 206 #default TTYS0_BAUD=2400
 207 #default TTYS0_BAUD=1200
 208
 209 # Select the serial console base port
 210 default TTYS0_BASE=0x3f8
 211
 212 # Select the serial protocol
 213 # This defaults to 8 data bits, 1 stop bit, and no parity
 214 default TTYS0_LCS=0x3
 215
 216 ##
 217 ### Select the coreboot loglevel
 218 ##
 219 ## EMERG      1   system is unusable
 220 ## ALERT      2   action must be taken immediately
 221 ## CRIT       3   critical conditions
 222 ## ERR        4   error conditions
 223 ## WARNING    5   warning conditions
 224 ## NOTICE     6   normal but significant condition
 225 ## INFO       7   informational
 226 ## DEBUG      8   debug-level messages
 227 ## SPEW       9   Way too many details
 228
 229 ## Request this level of debugging output
 230 default  DEFAULT_CONSOLE_LOGLEVEL=8
 231 ## At a maximum only compile in this level of debugging
 232 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 233
 234 ##
 235 ## Select power on after power fail setting
 236 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 237
 238 ##
 239 ## Don't enable the btext console
 240 ##
 241 default  CONFIG_CONSOLE_BTEXT=0
 242
 243
 244 ### End Options.lb
 245 #
 246 # CBFS
 247 #
 248 #
 249 default CONFIG_CBFS=0
 250 end