src/mainboard/intel/jarrell/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_LOGICAL_CPUS
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_IOAPIC
  11 uses CONFIG_SMP
  12 uses FALLBACK_SIZE
  13 uses ROM_SIZE
  14 uses ROM_SECTION_SIZE
  15 uses ROM_IMAGE_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_SECTION_OFFSET
  18 uses CONFIG_ROM_PAYLOAD
  19 uses CONFIG_ROM_PAYLOAD_START
  20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  21 uses CONFIG_PRECOMPRESSED_PAYLOAD
  22 uses PAYLOAD_SIZE
  23 uses _ROMBASE
  24 uses XIP_ROM_SIZE
  25 uses XIP_ROM_BASE
  26 uses STACK_SIZE
  27 uses HEAP_SIZE
  28 uses USE_OPTION_TABLE
  29 uses LB_CKS_RANGE_START
  30 uses LB_CKS_RANGE_END
  31 uses LB_CKS_LOC
  32 uses MAINBOARD
  33 uses MAINBOARD_PART_NUMBER
  34 uses MAINBOARD_VENDOR
  35 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  36 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  37 uses LINUXBIOS_EXTRA_VERSION
  38 uses CONFIG_UDELAY_TSC
  39 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  40 uses _RAMBASE
  41 uses CONFIG_GDB_STUB
  42 uses CONFIG_CONSOLE_SERIAL8250
  43 uses TTYS0_BAUD
  44 uses TTYS0_BASE
  45 uses TTYS0_LCS
  46 uses DEFAULT_CONSOLE_LOGLEVEL
  47 uses MAXIMUM_CONSOLE_LOGLEVEL
  48 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  49 uses CONFIG_CONSOLE_BTEXT
  50 uses CC
  51 uses HOSTCC
  52 uses CROSS_COMPILE
  53 uses OBJCOPY
  54 uses MAX_REBOOT_CNT
  55 uses USE_WATCHDOG_ON_BOOT
  56
  57
  58 ###
  59 ### Build options
  60 ###
  61
  62 ##
  63 ## Because we do the stutter start we need more attempts
  64 ##
  65 default MAX_REBOOT_CNT=8
  66
  67 ##
  68 ## Use the watchdog to break out of a lockup condition
  69 ##
  70 default USE_WATCHDOG_ON_BOOT=1
  71
  72 ##
  73 ## ROM_SIZE is the size of boot ROM that this board will use.
  74 ##
  75 default ROM_SIZE=2097152
  76
  77
  78 ##
  79 ## Build code for the fallback boot
  80 ##
  81 default HAVE_FALLBACK_BOOT=1
  82
  83 ##
  84 ## Delay timer options
  85 ## Use timer2
  86 ##
  87 default CONFIG_UDELAY_TSC=1
  88 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  89
  90 ##
  91 ## Build code to reset the motherboard from linuxBIOS
  92 ##
  93 default HAVE_HARD_RESET=1
  94
  95 ##
  96 ## Build code to export a programmable irq routing table
  97 ##
  98 default HAVE_PIRQ_TABLE=1
  99 default IRQ_SLOT_COUNT=9
 100
 101 ##
 102 ## Build code to export an x86 MP table
 103 ## Useful for specifying IRQ routing values
 104 ##
 105 default HAVE_MP_TABLE=1
 106
 107 ##
 108 ## Build code to export a CMOS option table
 109 ##
 110 default HAVE_OPTION_TABLE=1
 111
 112 ##
 113 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
 114 ##
 115 default LB_CKS_RANGE_START=49
 116 default LB_CKS_RANGE_END=122
 117 default LB_CKS_LOC=123
 118
 119 ##
 120 ## Build code for SMP support
 121 ## Only worry about 2 micro processors
 122 ##
 123 default CONFIG_SMP=1
 124 default CONFIG_MAX_CPUS=4
 125 default CONFIG_LOGICAL_CPUS=0
 126
 127 ##
 128 ## Build code to setup a generic IOAPIC
 129 ##
 130 default CONFIG_IOAPIC=1
 131
 132 ##
 133 ## Clean up the motherboard id strings
 134 ##
 135 default MAINBOARD_PART_NUMBER="SE7520JR22D"
 136 default MAINBOARD_VENDOR=     "Intel"
 137 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 138 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x1079
 139 #default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3437
 140
 141 ###
 142 ### LinuxBIOS layout values
 143 ###
 144
 145 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
 146 default ROM_IMAGE_SIZE = 65536
 147
 148 ##
 149 ## Use a small 8K stack
 150 ##
 151 default STACK_SIZE=0x2000
 152
 153 ##
 154 ## Use a small 32K heap
 155 ##
 156 default HEAP_SIZE=0x8000
 157
 158
 159 ###
 160 ### Compute the location and size of where this firmware image
 161 ### (linuxBIOS plus bootloader) will live in the boot rom chip.
 162 ###
 163 default FALLBACK_SIZE=131072
 164
 165 ##
 166 ## LinuxBIOS C code runs at this location in RAM
 167 ##
 168 default _RAMBASE=0x00004000
 169
 170 ##
 171 ## Load the payload from the ROM
 172 ##
 173 default CONFIG_ROM_PAYLOAD=1
 174
 175
 176 ###
 177 ### Defaults of options that you may want to override in the target config file
 178 ###
 179
 180 ##
 181 ## The default compiler
 182 ##
 183 default CC="$(CROSS_COMPILE)gcc -m32"
 184 default HOSTCC="gcc"
 185
 186 ##
 187 ## Disable the gdb stub by default
 188 ##
 189 default CONFIG_GDB_STUB=0
 190
 191 ##
 192 ## The Serial Console
 193 ##
 194
 195 # To Enable the Serial Console
 196 default CONFIG_CONSOLE_SERIAL8250=1
 197
 198 ## Select the serial console baud rate
 199 default TTYS0_BAUD=115200
 200 #default TTYS0_BAUD=57600
 201 #default TTYS0_BAUD=38400
 202 #default TTYS0_BAUD=19200
 203 #default TTYS0_BAUD=9600
 204 #default TTYS0_BAUD=4800
 205 #default TTYS0_BAUD=2400
 206 #default TTYS0_BAUD=1200
 207
 208 # Select the serial console base port
 209 default TTYS0_BASE=0x3f8
 210
 211 # Select the serial protocol
 212 # This defaults to 8 data bits, 1 stop bit, and no parity
 213 default TTYS0_LCS=0x3
 214
 215 ##
 216 ### Select the linuxBIOS loglevel
 217 ##
 218 ## EMERG      1   system is unusable
 219 ## ALERT      2   action must be taken immediately
 220 ## CRIT       3   critical conditions
 221 ## ERR        4   error conditions
 222 ## WARNING    5   warning conditions
 223 ## NOTICE     6   normal but significant condition
 224 ## INFO       7   informational
 225 ## DEBUG      8   debug-level messages
 226 ## SPEW       9   Way too many details
 227
 228 ## Request this level of debugging output
 229 default  DEFAULT_CONSOLE_LOGLEVEL=8
 230 ## At a maximum only compile in this level of debugging
 231 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 232
 233 ##
 234 ## Select power on after power fail setting
 235 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 236
 237 ##
 238 ## Don't enable the btext console
 239 ##
 240 default  CONFIG_CONSOLE_BTEXT=0
 241
 242
 243 ### End Options.lb
 244 end