src/mainboard/intel/jarrell/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_LOGICAL_CPUS
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_IOAPIC
  11 uses CONFIG_SMP
  12 uses FALLBACK_SIZE
  13 uses ROM_SIZE
  14 uses ROM_SECTION_SIZE
  15 uses ROM_IMAGE_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_SECTION_OFFSET
  18 uses CONFIG_ROM_STREAM
  19 uses CONFIG_ROM_STREAM_START
  20 uses CONFIG_COMPRESSED_ROM_STREAM_LZMA
  21 uses PAYLOAD_SIZE
  22 uses _ROMBASE
  23 uses XIP_ROM_SIZE
  24 uses XIP_ROM_BASE
  25 uses STACK_SIZE
  26 uses HEAP_SIZE
  27 uses USE_OPTION_TABLE
  28 uses LB_CKS_RANGE_START
  29 uses LB_CKS_RANGE_END
  30 uses LB_CKS_LOC
  31 uses MAINBOARD
  32 uses MAINBOARD_PART_NUMBER
  33 uses MAINBOARD_VENDOR
  34 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  35 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  36 uses LINUXBIOS_EXTRA_VERSION
  37 uses CONFIG_UDELAY_TSC
  38 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  39 uses _RAMBASE
  40 uses CONFIG_GDB_STUB
  41 uses CONFIG_CONSOLE_SERIAL8250
  42 uses TTYS0_BAUD
  43 uses TTYS0_BASE
  44 uses TTYS0_LCS
  45 uses DEFAULT_CONSOLE_LOGLEVEL
  46 uses MAXIMUM_CONSOLE_LOGLEVEL
  47 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  48 uses CONFIG_CONSOLE_BTEXT
  49 uses CC
  50 uses HOSTCC
  51 uses CROSS_COMPILE
  52 uses OBJCOPY
  53 uses MAX_REBOOT_CNT
  54 uses USE_WATCHDOG_ON_BOOT
  55
  56
  57 ###
  58 ### Build options
  59 ###
  60
  61 ##
  62 ## Because we do the stutter start we need more attempts
  63 ##
  64 default MAX_REBOOT_CNT=8
  65
  66 ##
  67 ## Use the watchdog to break out of a lockup condition
  68 ##
  69 default USE_WATCHDOG_ON_BOOT=1
  70
  71 ##
  72 ## ROM_SIZE is the size of boot ROM that this board will use.
  73 ##
  74 default ROM_SIZE=2097152
  75
  76
  77 ##
  78 ## Build code for the fallback boot
  79 ##
  80 default HAVE_FALLBACK_BOOT=1
  81
  82 ##
  83 ## Delay timer options
  84 ## Use timer2
  85 ##
  86 default CONFIG_UDELAY_TSC=1
  87 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  88
  89 ##
  90 ## Build code to reset the motherboard from linuxBIOS
  91 ##
  92 default HAVE_HARD_RESET=1
  93
  94 ##
  95 ## Build code to export a programmable irq routing table
  96 ##
  97 default HAVE_PIRQ_TABLE=1
  98 default IRQ_SLOT_COUNT=9
  99
 100 ##
 101 ## Build code to export an x86 MP table
 102 ## Useful for specifying IRQ routing values
 103 ##
 104 default HAVE_MP_TABLE=1
 105
 106 ##
 107 ## Build code to export a CMOS option table
 108 ##
 109 default HAVE_OPTION_TABLE=1
 110
 111 ##
 112 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
 113 ##
 114 default LB_CKS_RANGE_START=49
 115 default LB_CKS_RANGE_END=122
 116 default LB_CKS_LOC=123
 117
 118 ##
 119 ## Build code for SMP support
 120 ## Only worry about 2 micro processors
 121 ##
 122 default CONFIG_SMP=1
 123 default CONFIG_MAX_CPUS=4
 124 default CONFIG_LOGICAL_CPUS=0
 125
 126 ##
 127 ## Build code to setup a generic IOAPIC
 128 ##
 129 default CONFIG_IOAPIC=1
 130
 131 ##
 132 ## Clean up the motherboard id strings
 133 ##
 134 default MAINBOARD_PART_NUMBER="SE7520JR22D"
 135 default MAINBOARD_VENDOR=     "Intel"
 136 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 137 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x1079
 138 #default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3437
 139
 140 ###
 141 ### LinuxBIOS layout values
 142 ###
 143
 144 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
 145 default ROM_IMAGE_SIZE = 65536
 146
 147 ##
 148 ## Use a small 8K stack
 149 ##
 150 default STACK_SIZE=0x2000
 151
 152 ##
 153 ## Use a small 32K heap
 154 ##
 155 default HEAP_SIZE=0x8000
 156
 157
 158 ###
 159 ### Compute the location and size of where this firmware image
 160 ### (linuxBIOS plus bootloader) will live in the boot rom chip.
 161 ###
 162 default FALLBACK_SIZE=131072
 163
 164 ##
 165 ## LinuxBIOS C code runs at this location in RAM
 166 ##
 167 default _RAMBASE=0x00004000
 168
 169 ##
 170 ## Load the payload from the ROM
 171 ##
 172 default CONFIG_ROM_STREAM=1
 173
 174
 175 ###
 176 ### Defaults of options that you may want to override in the target config file
 177 ###
 178
 179 ##
 180 ## The default compiler
 181 ##
 182 default CC="$(CROSS_COMPILE)gcc -m32"
 183 default HOSTCC="gcc"
 184
 185 ##
 186 ## Disable the gdb stub by default
 187 ##
 188 default CONFIG_GDB_STUB=0
 189
 190 ##
 191 ## The Serial Console
 192 ##
 193
 194 # To Enable the Serial Console
 195 default CONFIG_CONSOLE_SERIAL8250=1
 196
 197 ## Select the serial console baud rate
 198 default TTYS0_BAUD=115200
 199 #default TTYS0_BAUD=57600
 200 #default TTYS0_BAUD=38400
 201 #default TTYS0_BAUD=19200
 202 #default TTYS0_BAUD=9600
 203 #default TTYS0_BAUD=4800
 204 #default TTYS0_BAUD=2400
 205 #default TTYS0_BAUD=1200
 206
 207 # Select the serial console base port
 208 default TTYS0_BASE=0x3f8
 209
 210 # Select the serial protocol
 211 # This defaults to 8 data bits, 1 stop bit, and no parity
 212 default TTYS0_LCS=0x3
 213
 214 ##
 215 ### Select the linuxBIOS loglevel
 216 ##
 217 ## EMERG      1   system is unusable
 218 ## ALERT      2   action must be taken immediately
 219 ## CRIT       3   critical conditions
 220 ## ERR        4   error conditions
 221 ## WARNING    5   warning conditions
 222 ## NOTICE     6   normal but significant condition
 223 ## INFO       7   informational
 224 ## DEBUG      8   debug-level messages
 225 ## SPEW       9   Way too many details
 226
 227 ## Request this level of debugging output
 228 default  DEFAULT_CONSOLE_LOGLEVEL=8
 229 ## At a maximum only compile in this level of debugging
 230 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 231
 232 ##
 233 ## Select power on after power fail setting
 234 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 235
 236 ##
 237 ## Don't enable the btext console
 238 ##
 239 default  CONFIG_CONSOLE_BTEXT=0
 240
 241
 242 ### End Options.lb
 243 end